JPS6072407A - 交流増幅回路 - Google Patents
交流増幅回路Info
- Publication number
- JPS6072407A JPS6072407A JP58179352A JP17935283A JPS6072407A JP S6072407 A JPS6072407 A JP S6072407A JP 58179352 A JP58179352 A JP 58179352A JP 17935283 A JP17935283 A JP 17935283A JP S6072407 A JPS6072407 A JP S6072407A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- clock
- switch
- operational amplifier
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
火技術分野）
本発明は低直流オフセット電圧を得ることができ□る演
算増幅器による交流増幅回路に関するもので１ある。
算増幅器による交流増幅回路に関するもので１ある。
：（従来技術）
：、従従来この種交流増幅回路を第１図に示す。第１１
図にお１て′は信号入力端子で１・パ′タ自・を、介し
て演算増幅器ｏｐの非反転入力端子に接続さ：れるとと
もに抵抗Ｒｘｉを介して信号接地に接続され、２は信号
出力端子で演算増幅器ｏｐの出力端子に接続されるとと
もに、抵抗Ｒ１２を介して演算増幅器ｏｐの反転入力端
子に接続され、また、反転入力端子は抵抗Ｒ１３を介し
て信号接地に接続される。
図にお１て′は信号入力端子で１・パ′タ自・を、介し
て演算増幅器ｏｐの非反転入力端子に接続さ：れるとと
もに抵抗Ｒｘｉを介して信号接地に接続され、２は信号
出力端子で演算増幅器ｏｐの出力端子に接続されるとと
もに、抵抗Ｒ１２を介して演算増幅器ｏｐの反転入力端
子に接続され、また、反転入力端子は抵抗Ｒ１３を介し
て信号接地に接続される。
このように構成された交流増幅回路に対し、普通は直流
電圧が重畳さ瓦た交流電圧信号が信号入力端子１に印加
され、キャパシタＣ１ｌによって信号入力端子１におけ
る直流電圧成分は阻止され、演算増幅器ＯＰの非反転入
力端子には新たな直流電圧として、抵抗Ｒ１１によって
信号接地の電位が与えられるようになっているので、信
号入力端子１の電圧信号成分のうちの交流電圧成分のみ
が演算増幅器ｏｐの非反転入力端子に到達する。その結
果、演算増幅器ｏｐと抵抗Ｒ１２およびＲ１３によって
構成される負帰還形増幅回路は、実現しようとする交流
増幅器の電圧利得に対して、演算増幅器ｏｐの開放電圧
利得が極めて大きい場合、抵抗Ｒ１２とＲ１３の比によ
って定まる電圧利得をもった交流増幅回路として動作す
る。
電圧が重畳さ瓦た交流電圧信号が信号入力端子１に印加
され、キャパシタＣ１ｌによって信号入力端子１におけ
る直流電圧成分は阻止され、演算増幅器ＯＰの非反転入
力端子には新たな直流電圧として、抵抗Ｒ１１によって
信号接地の電位が与えられるようになっているので、信
号入力端子１の電圧信号成分のうちの交流電圧成分のみ
が演算増幅器ｏｐの非反転入力端子に到達する。その結
果、演算増幅器ｏｐと抵抗Ｒ１２およびＲ１３によって
構成される負帰還形増幅回路は、実現しようとする交流
増幅器の電圧利得に対して、演算増幅器ｏｐの開放電圧
利得が極めて大きい場合、抵抗Ｒ１２とＲ１３の比によ
って定まる電圧利得をもった交流増幅回路として動作す
る。
しかし、この交流増幅回路を音声帯域のよう々比較的低
い周波数領域で使用する場合、キャパシタＣ’ｌ １と
抵抗Ｒ１１によって定まるＣＲ積を大きくしないと増幅
度において周波数特性を生じるが・一方、周波数羽、性
を無視できる程度の特性を得るためのＣＲ積をもったキ
ャパシタと抵抗を集積回路内に実現することは、それら
の寸法や素子値の安定度の点で著るしく困難である〇 また、実際の演算増幅器ＱＰには入力直流オフセット電
圧が存在し、その結果出力端子２における直流電圧は抵
抗Ｒ１２およびＲ１３によって構成される負帰還作用に
よって、入力直流オフセット電圧が増幅変倍した値にな
シ信号接地の電位から、シラトする。
い周波数領域で使用する場合、キャパシタＣ’ｌ １と
抵抗Ｒ１１によって定まるＣＲ積を大きくしないと増幅
度において周波数特性を生じるが・一方、周波数羽、性
を無視できる程度の特性を得るためのＣＲ積をもったキ
ャパシタと抵抗を集積回路内に実現することは、それら
の寸法や素子値の安定度の点で著るしく困難である〇 また、実際の演算増幅器ＱＰには入力直流オフセット電
圧が存在し、その結果出力端子２における直流電圧は抵
抗Ｒ１２およびＲ１３によって構成される負帰還作用に
よって、入力直流オフセット電圧が増幅変倍した値にな
シ信号接地の電位から、シラトする。
一般に、演算増幅器ＯＰの電源電圧は、信号接地め電位
に対し正および負の、絶対値の等しい２電源によって与
えられるが、出力端子２の直流上２から直流阻止回路を
介して交流信号をとシたさねばならない。また、出、力
端子２における交流信号が比較的大きな電圧振幅をもつ
場合、信号接地の電位からみて、出力端子２の直流電圧
が・／フトした：方向の半周期の波形が残る半周期の波
形と比較して歪みやすくなシ、更に大きな電圧振幅とな
っていわゆるリミッタ増幅回路として動作する場合入出
力端子２における交流電圧信号のデー−ディレジオが５
０係からずれてくるため、処理方法によっては使用でき
なくなるといういくつかの欠点があった。
に対し正および負の、絶対値の等しい２電源によって与
えられるが、出力端子２の直流上２から直流阻止回路を
介して交流信号をとシたさねばならない。また、出、力
端子２における交流信号が比較的大きな電圧振幅をもつ
場合、信号接地の電位からみて、出力端子２の直流電圧
が・／フトした：方向の半周期の波形が残る半周期の波
形と比較して歪みやすくなシ、更に大きな電圧振幅とな
っていわゆるリミッタ増幅回路として動作する場合入出
力端子２における交流電圧信号のデー−ディレジオが５
０係からずれてくるため、処理方法によっては使用でき
なくなるといういくつかの欠点があった。
（発明の目的）
本発明は、このような従来の欠点を除去したもので集積
回路における、低い出力直流オフセット電圧をもった交
流増幅回路を提供することにある。
回路における、低い出力直流オフセット電圧をもった交
流増幅回路を提供することにある。
以下本発明を一実施例によシ詳細に説明する。
（発明の構成）
第２図は本発明交流増幅回路の一実施例を示す回路図で
ある。図において１は信号入力端子であって、キャパシ
タＣ３の片端子に接続さ九、その他端子は演算増幅器Ｏ
ＰＩの非反転入力端子に接続されかつ、クロックφ２で
開閉の制御されるスイッチＳ５の片端子と、クロックφ
２と位相反転の関係にあるクロックｉ′２で開閉の制御
されるスイッチＳ６の片端子に接続され、スイッチＳ５
の他端子はクロック７；２で開閉の制御されるスイッチ
Ｓ７の片端子とキャパシタＣ４の片端子に接続され、ス
イッチＳ６の他端子はクロックφ２で開閉の制７，１１
ｆされるスイッチＳ８の片端子とキヤ・ＱシタＣ５の片
端子に接続され、スイッチＳ７．ＳｓおよびキパシタＣ
４＋ Ｃ’ｓの他端子はすべて信じ接地に次続される。
ある。図において１は信号入力端子であって、キャパシ
タＣ３の片端子に接続さ九、その他端子は演算増幅器Ｏ
ＰＩの非反転入力端子に接続されかつ、クロックφ２で
開閉の制御されるスイッチＳ５の片端子と、クロックφ
２と位相反転の関係にあるクロックｉ′２で開閉の制御
されるスイッチＳ６の片端子に接続され、スイッチＳ５
の他端子はクロック７；２で開閉の制御されるスイッチ
Ｓ７の片端子とキャパシタＣ４の片端子に接続され、ス
イッチＳ６の他端子はクロックφ２で開閉の制７，１１
ｆされるスイッチＳ８の片端子とキヤ・ＱシタＣ５の片
端子に接続され、スイッチＳ７．ＳｓおよびキパシタＣ
４＋ Ｃ’ｓの他端子はすべて信じ接地に次続される。
演算増幅器ＯＰｌの出力端子は本回路の仁シシ出力端子
２であシ、抵抗Ｒ１を介して演算増幅２ＦＦ ＯＰ １
の反転入力端子に接続され、かつりｏツクφｌて開閉の
制御されるスイッチＳ１を介して、クロックφ１ と位
相反転の関係にあるクロ、り７１て開閉の制御されるス
イッチＳ２の片端子とキーＡ−々シタＣ１に接続され、
キヤ・やシタＣ１の他端子はクロック１１で開閉の制御
されるスイッチＳ３のハ端ｆと、クロックφ１で開閉の
制御されるスイツブ−８４の片端子に接続され、スイッ
チＳ４の他☆１１１１−了−は＝１−、、。
２であシ、抵抗Ｒ１を介して演算増幅２ＦＦ ＯＰ １
の反転入力端子に接続され、かつりｏツクφｌて開閉の
制御されるスイッチＳ１を介して、クロックφ１ と位
相反転の関係にあるクロ、り７１て開閉の制御されるス
イッチＳ２の片端子とキーＡ−々シタＣ１に接続され、
キヤ・やシタＣ１の他端子はクロック１１で開閉の制御
されるスイッチＳ３のハ端ｆと、クロックφ１で開閉の
制御されるスイツブ−８４の片端子に接続され、スイッ
チＳ４の他☆１１１１−了−は＝１−、、。
パシタＣ２の片端子と、演算増幅器ＯＰ２の用尺１１ｊ
、：入力端子に接続さ九、スイッチＳｚ、’Ｓ３ｈよび
キャパシタＣ２の他端子はすべて信号接地゛にＪ妾わｉ
される。
、：入力端子に接続さ九、スイッチＳｚ、’Ｓ３ｈよび
キャパシタＣ２の他端子はすべて信号接地゛にＪ妾わｉ
される。
演算増幅器ＯＰ２の反転入力端子は出力端子に接続され
、かつ抵抗Ｒ２を介して演算増幅器０■〕１の反転入力
端子に接続される。
、かつ抵抗Ｒ２を介して演算増幅器０■〕１の反転入力
端子に接続される。
次に、この回路の動作を説明する。
入力回路における４６号入力端子１からの入力信号のう
ち直流イム号成分はキヤ・ぐシタＣ３によって阻止され
、さらにスイッチＳ’！ｉ ＋ ＄６ ＋ Ｓ７ ＋
ＳＢ、キャノク’／ タＣ４ｒ Ｃｓで構成されるスイ
ソチト・キャパシタによって、演算増幅器ＯＰ、の非反
転入力端子における直流電位を信号接地の電位に等しく
する。寸だスイッチトキャ・ぐシタの等価抵抗値は、キ
ヤ・ぐシタＣ’ ４ ＋ Ｃ５の容量値を等しくＣ４（
ファラッド）とし、クロックφ２ ＋ ＄２の周期をＴ
ｌ（秒）とすれば近似的に（Ｔ、／２Ｃ４）オームとな
シ、キャパシタＣ３の容量値をＣａ（ファラド）とする
と、信号入力端子ｌから演算増幅器ＯＰｌの非反転入力
端子１での′屯圧伝辻周波数特性は、−次高域通過関数
とな月その３ｄＢダウン周波数は近似的使用する信号周
波数帯域の下限値よシも十分低くしておけば信号レベル
の損失をもたらさない。
ち直流イム号成分はキヤ・ぐシタＣ３によって阻止され
、さらにスイッチＳ’！ｉ ＋ ＄６ ＋ Ｓ７ ＋
ＳＢ、キャノク’／ タＣ４ｒ Ｃｓで構成されるスイ
ソチト・キャパシタによって、演算増幅器ＯＰ、の非反
転入力端子における直流電位を信号接地の電位に等しく
する。寸だスイッチトキャ・ぐシタの等価抵抗値は、キ
ヤ・ぐシタＣ’ ４ ＋ Ｃ５の容量値を等しくＣ４（
ファラッド）とし、クロックφ２ ＋ ＄２の周期をＴ
ｌ（秒）とすれば近似的に（Ｔ、／２Ｃ４）オームとな
シ、キャパシタＣ３の容量値をＣａ（ファラド）とする
と、信号入力端子ｌから演算増幅器ＯＰｌの非反転入力
端子１での′屯圧伝辻周波数特性は、−次高域通過関数
とな月その３ｄＢダウン周波数は近似的使用する信号周
波数帯域の下限値よシも十分低くしておけば信号レベル
の損失をもたらさない。
次に、とのＪ−うにして得られた交？ｉＣ’１ＵＬＩ上
１目弓を本発明交流増幅回路で増幅し、かっ出７Ｊ ｆ
：：”；として直流オフセット電圧の小さい４：ｊ’
”’ｊを７Ｈ７るんめＵこは直流に赤いて電圧全帰還を
かける１１」１路構成にすればよい。
１目弓を本発明交流増幅回路で増幅し、かっ出７Ｊ ｆ
：：”；として直流オフセット電圧の小さい４：ｊ’
”’ｊを７Ｈ７るんめＵこは直流に赤いて電圧全帰還を
かける１１」１路構成にすればよい。
即ち、スイッｆｓｌ ｌ ＄２ ＋ Ｓ３ 、Ｓ４ 、
ハ、−パシタＣ１で構成されるヌイッテトキ３．２パン
クｔ［キャパシタＣ１の容量値をＣＩ （ンアジド）と
し、クロックφ１．ｊ１の周期をＴ２ （秒）とずれ１
ば近似的に（Ｔ２／ＣＩ ）オームの値をもつぐ、５価
抵抗となり、−キャパシタＣ２の容量値をＣ２Ｃファラ
ド）とすると、信号出力端子２から演算増幅器ＯＰ ２
のＪ１反転入力端子までの電圧伝達周波数Ｌ１．＋１ｆ
４ＬｉＪ１、−次抵域通過関係となシ、その３ｄＢダウ
ン周？＆数は近似的使用する信号周波数帯域の下限値よ
シも十分、低くしておけば信号出力端子２における（ｒ
；”ｊ；のうしの交流電圧成分は減衰して、演算増幅”
ｔ”ｒｉ ＯＰ ２の出淑 力端子には現わす、一方直流電圧成分に１、その−１，
Ｌ現われることになる。
ハ、−パシタＣ１で構成されるヌイッテトキ３．２パン
クｔ［キャパシタＣ１の容量値をＣＩ （ンアジド）と
し、クロックφ１．ｊ１の周期をＴ２ （秒）とずれ１
ば近似的に（Ｔ２／ＣＩ ）オームの値をもつぐ、５価
抵抗となり、−キャパシタＣ２の容量値をＣ２Ｃファラ
ド）とすると、信号出力端子２から演算増幅器ＯＰ ２
のＪ１反転入力端子までの電圧伝達周波数Ｌ１．＋１ｆ
４ＬｉＪ１、−次抵域通過関係となシ、その３ｄＢダウ
ン周？＆数は近似的使用する信号周波数帯域の下限値よ
シも十分、低くしておけば信号出力端子２における（ｒ
；”ｊ；のうしの交流電圧成分は減衰して、演算増幅”
ｔ”ｒｉ ＯＰ ２の出淑 力端子には現わす、一方直流電圧成分に１、その−１，
Ｌ現われることになる。
その結果、演算増幅器ｏＰ２δ出カ信号成分は、信号出
力端子２の直流電圧と等しい直流電圧０みとなり・抵抗
Ｒｌ＋ Ｒ２の抵抗値をそれぞれＲ１゜Ｒ２（オーム）
とし、さらに（１＋１１／Ｒ２）の値をＫとすると信号
入力端子ｌから信号出力端子２までの電圧伝達特性は使
用周波数帯域においてほぼに倍の電圧利得をもつ交流増
幅回路となる〇また第１図における演算増幅器ＯＰの入
力換算直流オフセット電圧をＶ。、□（ボルト）、第２
図における演算増幅器ＯＰＩ 、 ＯＰ＞の入力換算オ
ンセット電圧をそれぞれＶ。８２ （ボルト） 、Ｖｏ
ｓ３（がルト）といさらに第１図、第２図の交流増幅回
路において等しくに倍の電圧利得をもつよう設計したも
のと仮定すると第１図の場合、出方端子２においてＫ・
■ｏｓ□（ボルト）の直流オフセラ）？ＩＭ圧を発生す
るが、第２図の場合、出方端子２においては［■ｏｓ。
力端子２の直流電圧と等しい直流電圧０みとなり・抵抗
Ｒｌ＋ Ｒ２の抵抗値をそれぞれＲ１゜Ｒ２（オーム）
とし、さらに（１＋１１／Ｒ２）の値をＫとすると信号
入力端子ｌから信号出力端子２までの電圧伝達特性は使
用周波数帯域においてほぼに倍の電圧利得をもつ交流増
幅回路となる〇また第１図における演算増幅器ＯＰの入
力換算直流オフセット電圧をＶ。、□（ボルト）、第２
図における演算増幅器ＯＰＩ 、 ＯＰ＞の入力換算オ
ンセット電圧をそれぞれＶ。８２ （ボルト） 、Ｖｏ
ｓ３（がルト）といさらに第１図、第２図の交流増幅回
路において等しくに倍の電圧利得をもつよう設計したも
のと仮定すると第１図の場合、出方端子２においてＫ・
■ｏｓ□（ボルト）の直流オフセラ）？ＩＭ圧を発生す
るが、第２図の場合、出方端子２においては［■ｏｓ。
−に／（１＋ＩＯＸ ＶＯ３３） （ボ禿ト）とな、ｊ
２Ｋが１に比べて非常に大きくなると１．２つの演算増
幅Ｒニー５ｏｐ １＋ ＯＰ ２の人力換算オフセット
電圧の差１．即ち（Ｖｏ３２． 、Ｖｏ８３ ） （’
７ｒ ）Ｌｔト）に近似される。
２Ｋが１に比べて非常に大きくなると１．２つの演算増
幅Ｒニー５ｏｐ １＋ ＯＰ ２の人力換算オフセット
電圧の差１．即ち（Ｖｏ３２． 、Ｖｏ８３ ） （’
７ｒ ）Ｌｔト）に近似される。
したがって、集積回路内の演勢増幅器の人力換算オフセ
ット電圧は１０ミリボルト程庶であるのが普通で第１図
の回路構成だと電圧利１０を１００倍とした場合１がル
トにも達するが４．第２図の回路構成だと最悪値でも入
力換算オンセット電ハの概略２倍になるにすぎない。
ット電圧は１０ミリボルト程庶であるのが普通で第１図
の回路構成だと電圧利１０を１００倍とした場合１がル
トにも達するが４．第２図の回路構成だと最悪値でも入
力換算オンセット電ハの概略２倍になるにすぎない。
このようにすると音声周波数帯域における高域通過関数
回路、即ち直流阻止回路と低域通過関数回路すなわち交
流阻止回路をスイッチトキャパ″／りで実現しており、
大容量のキヤ・ぐシタおよび大きな抵抗を用いる必要が
なく、かつ高精度で実現でき、集積回路内に簡単に製造
できる利点がある。
回路、即ち直流阻止回路と低域通過関数回路すなわち交
流阻止回路をスイッチトキャパ″／りで実現しており、
大容量のキヤ・ぐシタおよび大きな抵抗を用いる必要が
なく、かつ高精度で実現でき、集積回路内に簡単に製造
できる利点がある。
′また、本実施例では電圧利得を１に対して非常に大き
くするとき、出力直流オフセット電圧は使用する２個の
演算増幅器の入力換９オン士ソト電圧の差になるが、集
積回路で演η′増幅器を４ｉＪ＋成するとその値が整合
しやすい、すなわち入力換３９オンセット電圧の極性と
絶対値が同一になシやずいので出力直流オフセット電圧
が小さくなる利点が、ちる。
くするとき、出力直流オフセット電圧は使用する２個の
演算増幅器の入力換９オン士ソト電圧の差になるが、集
積回路で演η′増幅器を４ｉＪ＋成するとその値が整合
しやすい、すなわち入力換３９オンセット電圧の極性と
絶対値が同一になシやずいので出力直流オフセット電圧
が小さくなる利点が、ちる。
なお、高域通過関数回路、即ｉ直流阻止回路は必要によ
シ別に設けそもよい。４たスイッチＳ５＋Ｓ７及びキャ
パシタ、Ｃ４又はスブッチＳ６＋ Ｓｇ及びキヤ・ぐシ
タＣ５の一方だけで鉛直流阻止は可能であシ、さらに回
路構成を簡易にするためりＯ。
シ別に設けそもよい。４たスイッチＳ５＋Ｓ７及びキャ
パシタ、Ｃ４又はスブッチＳ６＋ Ｓｇ及びキヤ・ぐシ
タＣ５の一方だけで鉛直流阻止は可能であシ、さらに回
路構成を簡易にするためりＯ。
りφとφ２及び乙と１を同一に♀るか、若くはクロック
φｌと９ｚ及び１１とφ２を同１．−のクロックにして
も可能である。
φｌと９ｚ及び１１とφ２を同１．−のクロックにして
も可能である。
（発明の効果） ：
以上詳細に説明したように本発明は、使用回路素子が全
て集積回路において実隼できるので外付は部品を使うこ
となく、音声周波数帯域の交流増幅回路を集積回路内に
構成でき尿効呆がある。
て集積回路において実隼できるので外付は部品を使うこ
となく、音声周波数帯域の交流増幅回路を集積回路内に
構成でき尿効呆がある。
第１図は従来の交流増幅回路茶水す回路図、第２図は本
発明交流増幅回路の一実施例を示す回路１・〜・信号入
力端子、２・・・４１号出力端子、ｏｐ、 １′− ０Ｐ２・・・演算増幅器、ｃ、＋ Ｃ２＋・Ｃ３，Ｃ４
，Ｃ５・・・キャパシタ、Ｒ１，Ｒ２・・・抵抗、ｓｌ
、ｓ２ 。 Ｓ３ ＋Ｓ４ 、Ｓ５ １ｓ６ １ｓ７ １Ｓ８ ”・
スィッチ０特許出願人 沖電気工業株式会社 日本電信電話公社
発明交流増幅回路の一実施例を示す回路１・〜・信号入
力端子、２・・・４１号出力端子、ｏｐ、 １′− ０Ｐ２・・・演算増幅器、ｃ、＋ Ｃ２＋・Ｃ３，Ｃ４
，Ｃ５・・・キャパシタ、Ｒ１，Ｒ２・・・抵抗、ｓｌ
、ｓ２ 。 Ｓ３ ＋Ｓ４ 、Ｓ５ １ｓ６ １ｓ７ １Ｓ８ ”・
スィッチ０特許出願人 沖電気工業株式会社 日本電信電話公社
Claims (1)
- 【特許請求の範囲】 （１）第一の演算増幅器の非反転入力端子を信号入力と
し、この演算増幅器の出力が第一の抵抗を介して同演算
増幅器の反転入力端子に接続され、かつ第一のスイッチ
を介して、片端子が信号接地に接続された第二のスイッ
チの他端子と第一のキャパシタの片端子に接続され、第
一のキヤ・ぐシタの他端子は片端子が信号接地に接続さ
れた第三のスイッチの他端子と、第四のスイッチの片端
子に接続され、第四のスイッチの他端子は片端子が信号
接地に接続された第二のキャパシタの他端子と第二の演
算増幅器の非反転入力端子に接続され、この演算増幅器
の出力は同演算増幅器の反転入力端子に接続されかつ第
二の抵抗を介して前記第一の演算増幅器の反転入力端子
に接続され、第一、第四のスイッチが第一のクロ、りに
従がって開閉し、第二、第三のスイッチが第一のクロッ
クと位相反転の関係にある第二のクロックに従がって開
閉し、第一の演算増幅器の出力端子を（ｉ ４”）出力
とする交流増幅回路。 （２）第一の演算増幅器の非反転入力郊；−］を’、
４’、ｒ ”’ｊ大入力しこの演算増幅器の出力が第一
の）抵１ノ“１．を介して同演算増幅器の反転入力端子
に接わ１さノＬ１かつ第一のスイッチを介して、片端子
がイ、ｒ ”、ｒ’ Ｊｇ、地（・′こ接続された第二
のスイッチの他☆：ム′１子とり１．−の＝１−＼。 パンクの片端子に接続され、第一の４・−１・・り／ク
ツ他端子は片端子が信号接地に接続さ才ｔ／こＰｊ４三
のスイッチの他端子と、第四のスイッチの）１☆ｉＡｉ
−ｆ ｉ／ＣＪ＞続され、第四のスイッチの他Ａ１．
１子は片ψ：Ａ’＋−Ｊ’−力’ Ｃ７４Ｊ接地に接続
された第二のキヤ・々・シタの他端−ｒ−とイ巳二の演
算増幅器の非反転入力端子に接続さ７ｔ、この演算増幅
器の出力は同演算増幅器の反転入）Ｊ☆；１．１子に接
続されかつ第二の抵抗を介して前１、己ゐ′３−の演算
増幅器の反転入力端子に接続され、第一、第四のスイッ
チが第一のクロックに従力くって１ｊｉ４１２ｊＬ、第
二、第三のスイッチが第一のクロックとｆ’Ｌ Ａ４１
反転の関係にある第二のクロックに従力（つてｌｊｌ
１．＆ｌ Ｌ、第−の演算増幅器の出力端子を信号出力
とする交流増幅回路（おいて、第三のキャパシタ５の片
端子を信号入力とし、他端子が前記第一の演算増幅器
□の非反転入力端子の信号入力と第五のスイッチの片端
子および第六のスイッチの片端子に接続され・第五のス
イッチの他端子は第七のスイッチを介して信号接地に接
続されるとともに、第四のキャｌ？シタを介して信号接
地に接続され、更に第六のスイッチの他端子は第へのス
イッチを介して信号接地に接続されるとともに、第五の
キャパシタを介して信号接地に接続され、第五のスイッ
チおよび第へのスイッチを第三のクロックに従がって開
閉し、第六のスイッチおよび第七のスイッチを第三のク
ロックと位相反転の関係にある第四のクロックに従がっ
て開閉し、かつ第一の演算増幅器の信号出力を信号出力
とした交流増幅回路０（３）第五のスイッチと第七のス
イッチと第四のキャパシタをとシのぞいた特許請求の範
囲第（２）項記載の交流増幅回路。 （４） 第一のクロックと紀三のクロックおよび第二の
クロックと第四のクロックを同一クロックとするかもし
くは第一のクロックと第四のクロックおよび第□二のク
ロックと第三のクロックを同一クロックとした特許請求
の範囲第（２）項記載の交流増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58179352A JPS6072407A (ja) | 1983-09-29 | 1983-09-29 | 交流増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58179352A JPS6072407A (ja) | 1983-09-29 | 1983-09-29 | 交流増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6072407A true JPS6072407A (ja) | 1985-04-24 |
| JPH0342726B2 JPH0342726B2 (ja) | 1991-06-28 |
Family
ID=16064337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58179352A Granted JPS6072407A (ja) | 1983-09-29 | 1983-09-29 | 交流増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6072407A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0455823U (ja) * | 1990-09-17 | 1992-05-13 |
-
1983
- 1983-09-29 JP JP58179352A patent/JPS6072407A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0455823U (ja) * | 1990-09-17 | 1992-05-13 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0342726B2 (ja) | 1991-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0130466B1 (ko) | 드레인 바이어스형 전달저항 장치 | |
| US5614864A (en) | Single-ended to differential converter with relaxed common-mode input requirements | |
| JPH04506286A (ja) | 対数増幅器 | |
| US4710724A (en) | Differential CMOS comparator for switched capacitor applications | |
| US5070305A (en) | Device for converting unbalanced analog electric signals into fully differential signals | |
| JPS6337709A (ja) | ヒステリシスを持つスイッチング回路 | |
| JPS6326107A (ja) | 利得要素を持つトランジスタ回路 | |
| US4521743A (en) | Switched capacitor amplifier | |
| JPS6072407A (ja) | 交流増幅回路 | |
| GB2138231A (en) | Signal transmission circuit | |
| JPS6226606B2 (ja) | ||
| JPS6378612A (ja) | レベルシフト回路 | |
| JPH0155762B2 (ja) | ||
| US5796302A (en) | Single pole negative feedback for class-D amplifier | |
| KR910005597A (ko) | (fm검출회로와 같은) 전자회로 | |
| JPH0158893B2 (ja) | ||
| JPS60128702A (ja) | 半導体集積回路装置 | |
| Srinivasan et al. | A 20 MHz; CMOS variable gain amplifier | |
| JPS59231908A (ja) | 利得制御回路 | |
| JPH0225286B2 (ja) | ||
| JPH04354407A (ja) | 周波数ディスクリミネータ | |
| JPH03106207A (ja) | 増幅回路 | |
| Kumngern et al. | A 42.5 nW, 0.5 V Differential Difference Transconductance Amplifier and Its Application in Low-Power Universal Shadow Filter | |
| JPS6019844B2 (ja) | 電圧制御形抵抗可変回路 | |
| JPH01268302A (ja) | 増幅回路 |