JPS6072450A - 回線制御方式 - Google Patents
回線制御方式Info
- Publication number
- JPS6072450A JPS6072450A JP58181422A JP18142283A JPS6072450A JP S6072450 A JPS6072450 A JP S6072450A JP 58181422 A JP58181422 A JP 58181422A JP 18142283 A JP18142283 A JP 18142283A JP S6072450 A JPS6072450 A JP S6072450A
- Authority
- JP
- Japan
- Prior art keywords
- section
- address
- unit
- line
- selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、回線個別部の増設に対して容易に且つ経済的
に対処し得る回線制御方式に関するものである。
に対処し得る回線制御方式に関するものである。
複数の回線個別部を有する回線制御装置に於いでは、最
大収容回線数の範囲内で回線個別部の増設が行なわれる
場合が多く、通常は複数の回線個別部を搭載したユニッ
ト単位で装置架に挿入して増設することになる。その場
合、ユニットの種類等に応じて収容回線数がそれぞれ異
なる場合が多いものである。従って従来は、増設毎に端
子接続を行なうか、又は装置架の結線を予めユニットの
最大収容回線数に従って行なっておく手段が採用されて
いた。
大収容回線数の範囲内で回線個別部の増設が行なわれる
場合が多く、通常は複数の回線個別部を搭載したユニッ
ト単位で装置架に挿入して増設することになる。その場
合、ユニットの種類等に応じて収容回線数がそれぞれ異
なる場合が多いものである。従って従来は、増設毎に端
子接続を行なうか、又は装置架の結線を予めユニットの
最大収容回線数に従って行なっておく手段が採用されて
いた。
例えば第１図に示すように、信号処理部１からの制御に
よシ回線個別部を指定するアドレス信号をアドレス発生
部２から発生させ、選択部６に於、、゛ いてアドレス信号をデコードして回線−個別部を指定す
る方式に於いて、選択部６には実際に搭載され得る最大
収容回線数ｐの端子Ｓ、〜ｓｐが設けられ。
よシ回線個別部を指定するアドレス信号をアドレス発生
部２から発生させ、選択部６に於、、゛ いてアドレス信号をデコードして回線−個別部を指定す
る方式に於いて、選択部６には実際に搭載され得る最大
収容回線数ｐの端子Ｓ、〜ｓｐが設けられ。
ユニット４１〜４ｍの端子と接続し、ユニットを増設す
る。毎に選択部６ｏ′１Ｉ７ｊ、子とユニットの端子と
を接続するものでおる。ユニット４．は２個の回線個別
部を搭・載した場合を示し、端子Ｌ１〜Ｌ？と端子Ｓ、
〜Ｓｆとの接続が行なわれる仁とになる。この従６於′
、いては、ユニットの収容回線数がそれぞれ相違しても
、最大収容回線数Ｐまで選択部６の端子５１〜ｓｐに無
駄なく接続することができ、又アドレス発生部２は端子
Ｓ、−５ｐを指定し得るアドレス信号を発生する構成で
良いことになる。
る。毎に選択部６ｏ′１Ｉ７ｊ、子とユニットの端子と
を接続するものでおる。ユニット４．は２個の回線個別
部を搭・載した場合を示し、端子Ｌ１〜Ｌ？と端子Ｓ、
〜Ｓｆとの接続が行なわれる仁とになる。この従６於′
、いては、ユニットの収容回線数がそれぞれ相違しても
、最大収容回線数Ｐまで選択部６の端子５１〜ｓｐに無
駄なく接続することができ、又アドレス発生部２は端子
Ｓ、−５ｐを指定し得るアドレス信号を発生する構成で
良いことになる。
しかし、ユニットの増設毎に接続作業を行なうものであ
るから、端子板を必要とすると共に、手作業による接続
に於いて誤接続が生じる虞れがおった。 。
るから、端子板を必要とすると共に、手作業による接続
に於いて誤接続が生じる虞れがおった。 。
又第２図に示す゛ように、ユニットの最大実装数をｍ、
ユニット当シの最大収容回線数をｎとしたとき、選択部
３とユニットの実装部との間を予め接続１ｉＪＳ□〜ｓ
ｍｎで接続し、アドレス発生部２を脩×外のアドレス指
定が可能なアドレス信号を発生し得る構成とする従来例
に於いては、ユニット４１〜４ｍの増設時の接続作業は
不要となるが、最大収容回線数ｐに対して接続線数はｍ
ｘ ｎであシ、ｐ＜（ｍＸ ％ ）の関係となるから
、アドレス発生部２及び選択部３は、最大収容回線数ｐ
に対して必要とする構晟に更に余分な構成を付加しなけ
ればならない欠点がある。更にユニット４．〜４ｍはそ
れぞれ最大・収容回線数外の回線個別部を搭載している
とは限らないので、アドレス信号のデコードにより順次
接続線Ｓ□□〜ｓｍｎを走査したとき、空きの接続線が
存在することによシ、処理時間が余分にかかる欠点があ
る。
ユニット当シの最大収容回線数をｎとしたとき、選択部
３とユニットの実装部との間を予め接続１ｉＪＳ□〜ｓ
ｍｎで接続し、アドレス発生部２を脩×外のアドレス指
定が可能なアドレス信号を発生し得る構成とする従来例
に於いては、ユニット４１〜４ｍの増設時の接続作業は
不要となるが、最大収容回線数ｐに対して接続線数はｍ
ｘ ｎであシ、ｐ＜（ｍＸ ％ ）の関係となるから
、アドレス発生部２及び選択部３は、最大収容回線数ｐ
に対して必要とする構晟に更に余分な構成を付加しなけ
ればならない欠点がある。更にユニット４．〜４ｍはそ
れぞれ最大・収容回線数外の回線個別部を搭載している
とは限らないので、アドレス信号のデコードにより順次
接続線Ｓ□□〜ｓｍｎを走査したとき、空きの接続線が
存在することによシ、処理時間が余分にかかる欠点があ
る。
本発明は、前述の如き従来の欠点を改善したもので、ユ
ニットの増設時にも接続作業を必要とすることなく、且
つ実際に搭載し得る最大収容回線数分だけに対応した処
理で済むようにすることを目的とするものである。以下
実施例について詳細に説明する。 。
ニットの増設時にも接続作業を必要とすることなく、且
つ実際に搭載し得る最大収容回線数分だけに対応した処
理で済むようにすることを目的とするものである。以下
実施例について詳細に説明する。 。
第３図は本発明の実施例のブロック線図であυ、１１は
信号処理部、１２はアドレス発生部、１３は選燃部、−
１４，〜１４ｍは複数の回線個別部を搭載したユニット
、１５はアドレス変換部である。ユニットの最大実装数
をｍ、ユニット当シの最大収容回線数をｎとしたとき、
選択部１３とユニツ・トの実装部との間を予めＩＩの接
続線５１１〜Ｓｍｎで接続し・ておき、又アドレス発生
部１２は信号処理部１１の□処理能力等で定まる最大収
容回線数ｐに対応した・アドレス信号を発生し得る構成
とする。
信号処理部、１２はアドレス発生部、１３は選燃部、−
１４，〜１４ｍは複数の回線個別部を搭載したユニット
、１５はアドレス変換部である。ユニットの最大実装数
をｍ、ユニット当シの最大収容回線数をｎとしたとき、
選択部１３とユニツ・トの実装部との間を予めＩＩの接
続線５１１〜Ｓｍｎで接続し・ておき、又アドレス発生
部１２は信号処理部１１の□処理能力等で定まる最大収
容回線数ｐに対応した・アドレス信号を発生し得る構成
とする。
アドレス変換部１１５はメモリ等によ多構成され、アド
レス発生部１′２からのアドレス信号を実装され・たユ
ニットの回１線個別部を指定し得るように変換して、変
換アドレス信号を選択部１３に加えるものである。
レス発生部１′２からのアドレス信号を実装され・たユ
ニットの回１線個別部を指定し得るように変換して、変
換アドレス信号を選択部１３に加えるものである。
第４図はアドレス変換部１５の説明図であり、メモ’Ｊ
ＪＩＥＭは最大収容回線数ｐの領域を有し、各領域に
は回線個別１部を指定するアドレスが書込まれている。
ＪＩＥＭは最大収容回線数ｐの領域を有し、各領域に
は回線個別１部を指定するアドレスが書込まれている。
このアドレスは、初期設定時又はユニットの増設時に、
キーボード等からの入力操作によって書込むものｌｃｈ
る。
キーボード等からの入力操作によって書込むものｌｃｈ
る。
従って装置架に２ニツトを実装するだけで選択部１３と
個別部と９接続が行なわれ、次にアドレス変換部１５の
メモリＭＥＮにユニット内の回線個別部のアドレスを書
込むことによシ、アドレス発生部１２からのアドレス信
号はアドレス変換部１５によって変換され、空きの接続
線を指定することなく、回線個別部を指定することがで
きる。
個別部と９接続が行なわれ、次にアドレス変換部１５の
メモリＭＥＮにユニット内の回線個別部のアドレスを書
込むことによシ、アドレス発生部１２からのアドレス信
号はアドレス変換部１５によって変換され、空きの接続
線を指定することなく、回線個別部を指定することがで
きる。
例えはユニットを順次実装して回線個別部を増設する場
合、アドレス変換部１５のメモリｋｆＥＭには、瓢ニッ
トに搭載された回線個別部のアドレスが順次書込まれる
ことになり、接続線５１１〜Ｓ、１Ｂの数が実装された
ユニットの回線個別９１（の数より多く、空きの接続線
が存在しても、アドレス変換部１５によって変換された
アドレス信号により、空きの接続線を指一定することが
なくなる。すなわち第２図で示した余分な走査時１間が
無くなることを意味する。
合、アドレス変換部１５のメモリｋｆＥＭには、瓢ニッ
トに搭載された回線個別部のアドレスが順次書込まれる
ことになり、接続線５１１〜Ｓ、１Ｂの数が実装された
ユニットの回線個別９１（の数より多く、空きの接続線
が存在しても、アドレス変換部１５によって変換された
アドレス信号により、空きの接続線を指一定することが
なくなる。すなわち第２図で示した余分な走査時１間が
無くなることを意味する。
以上説明したように、本発明は、複数の回線個別部を搭
載した。ユニット１４．〜１４ｍを実装する。実装部と
回線個別部を指定する選択部１３との間をユニット当り
の最大収容回線数の接続ＩｆｉＩＳＵ〜Ｓ−によシ接続
し、アドレス発生部１２と選択部１５との間にアドレス
変換部１５を設け、アドレス変換部１５のメモＩＪ Ｊ
ｆＥＨに、アドレス発生部１２からのアドレス信号と実
装されたユニットの回線個別部のアドレスとを対応させ
て亨；込んでおくことによシ、アドレス発生部１２から
のアドレス信号を実装されたユニットの回線個別部を指
定するアドレス信号に変換し、このアドレス信号を選択
部１６でデコードして回線個別部を指定するものであシ
、ユニットを実装して増設する場合、端子間の接続を行
なう必要はなくなシ、アドレス変換部１５のメモリに実
装されたユニットの回線個別部のアドレスを書込むだけ
で済むことになるから、増設の作業性が極めて容易にな
る利点がある。
載した。ユニット１４．〜１４ｍを実装する。実装部と
回線個別部を指定する選択部１３との間をユニット当り
の最大収容回線数の接続ＩｆｉＩＳＵ〜Ｓ−によシ接続
し、アドレス発生部１２と選択部１５との間にアドレス
変換部１５を設け、アドレス変換部１５のメモＩＪ Ｊ
ｆＥＨに、アドレス発生部１２からのアドレス信号と実
装されたユニットの回線個別部のアドレスとを対応させ
て亨；込んでおくことによシ、アドレス発生部１２から
のアドレス信号を実装されたユニットの回線個別部を指
定するアドレス信号に変換し、このアドレス信号を選択
部１６でデコードして回線個別部を指定するものであシ
、ユニットを実装して増設する場合、端子間の接続を行
なう必要はなくなシ、アドレス変換部１５のメモリに実
装されたユニットの回線個別部のアドレスを書込むだけ
で済むことになるから、増設の作業性が極めて容易にな
る利点がある。
又アドレス発生部１２は最大収容回線数ｐに対応するア
ドレス信号を発生する構成で済み、余分のアドレス信号
を発生する必要がないので、経済的な構成となると共に
、アドレス変換部１５によるアドレス変換により、空き
接続線を指定することがないので、回線アクセスの無駄
がなくなる。
ドレス信号を発生する構成で済み、余分のアドレス信号
を発生する必要がないので、経済的な構成となると共に
、アドレス変換部１５によるアドレス変換により、空き
接続線を指定することがないので、回線アクセスの無駄
がなくなる。
なおアドレス変換部１５は比較的簡単な構成であるから
、大型化やコストアップになることはなく、前述の本発
明の利点を損うようなことはない。又アドレス変換部１
５のメモリＭＥＪｆの１込内容のチェックは信号処理部
１１等の判断処理機構を用いて行なうことができるので
、実際の回線の接続を行なう前にチェックし、信頼性の
高い回線制御を行なう、ことができる。
、大型化やコストアップになることはなく、前述の本発
明の利点を損うようなことはない。又アドレス変換部１
５のメモリＭＥＪｆの１込内容のチェックは信号処理部
１１等の判断処理機構を用いて行なうことができるので
、実際の回線の接続を行なう前にチェックし、信頼性の
高い回線制御を行なう、ことができる。
第１図及び第２図は従来例の説明用ブロック線図、第６
図は本発明の実施例のブロック線図、第４図はアドレス
変換部の説明図である。 １１は信号処理部、１２はアドレス発生部、 １６は選
択部、１４１〜１４ｍはユニット、１５はアドレス変換
部、５１１〜ｓｍｎは接続線、ＨＥＭはメモリである。 特許出願人 富士通株式会社外２名 代理人 弁理士 玉蟲久五部外１名 第１図 第２図 第３図 第４面
図は本発明の実施例のブロック線図、第４図はアドレス
変換部の説明図である。 １１は信号処理部、１２はアドレス発生部、 １６は選
択部、１４１〜１４ｍはユニット、１５はアドレス変換
部、５１１〜ｓｍｎは接続線、ＨＥＭはメモリである。 特許出願人 富士通株式会社外２名 代理人 弁理士 玉蟲久五部外１名 第１図 第２図 第３図 第４面
Claims (1)
- 複数の回線個別部を搭載したユニットを実装し、アドレ
ス発生部からのアドレス信号を選択部でデコードして回
線個別部を指定する回線制御方式に於いて、前記ユニッ
トを実装する為の実装部と前記選択部との間をユニット
当シの最大収容回線数の接続線によ多接続し、前記アド
レス発生部と前記選択部との間にアドレス変換部を設け
、撰学字壮犬葉楼４１４−＊＝設：け４該アドレス変換
部は前記アドレス発生部からのアドレス信号と実装され
たユニットの回線個別部のアドレスとを対応させて記憶
するメモリを備え、前記アドレス発生部からのアドレス
信号を前記アドレス変換部にょｐ実装されたユニットの
回線個別部を指定するアドレス信号に変換し、該アドレ
ス信号を前記選択部でデコードして回線個別部を指定す
ることを特徴とする回線制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58181422A JPS6072450A (ja) | 1983-09-29 | 1983-09-29 | 回線制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58181422A JPS6072450A (ja) | 1983-09-29 | 1983-09-29 | 回線制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6072450A true JPS6072450A (ja) | 1985-04-24 |
Family
ID=16100490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58181422A Pending JPS6072450A (ja) | 1983-09-29 | 1983-09-29 | 回線制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6072450A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6282845A (ja) * | 1985-10-08 | 1987-04-16 | Nec Corp | 通信制御装置 |
| JPS62189843A (ja) * | 1986-02-17 | 1987-08-19 | Nec Corp | 通信制御装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57121350A (en) * | 1981-01-22 | 1982-07-28 | Nec Corp | Communication control device |
-
1983
- 1983-09-29 JP JP58181422A patent/JPS6072450A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57121350A (en) * | 1981-01-22 | 1982-07-28 | Nec Corp | Communication control device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6282845A (ja) * | 1985-10-08 | 1987-04-16 | Nec Corp | 通信制御装置 |
| JPS62189843A (ja) * | 1986-02-17 | 1987-08-19 | Nec Corp | 通信制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU647452B2 (en) | Digital sound source apparatus and external memory unit used therefor | |
| JPS6072450A (ja) | 回線制御方式 | |
| JP3181301B2 (ja) | バス拡張システム | |
| JP3266529B2 (ja) | 記憶領域アドレスをメモリ制御信号に変換するために変換情報を形成する方法および装置 | |
| JPH0121383Y2 (ja) | ||
| JP2695790B2 (ja) | イメージ処理システム | |
| JPH05189352A (ja) | Ｉ／ｏアドレス変換方式 | |
| JPH0234074B2 (ja) | ||
| JPS5812187A (ja) | 情報処理装置 | |
| JPS59151371A (ja) | 半導体メモリ素子 | |
| JPS59128671A (ja) | 大容量情報蓄積検索装置 | |
| US7577818B2 (en) | Microprocessor program addressing arrangement having multiple independent complete address generators | |
| JPS5840653A (ja) | 電子機器 | |
| JPH0353387A (ja) | ビデオ信号データの記憶方法および装置 | |
| JPH0855057A (ja) | 拡張メモリ回路およびメモリ拡張方法 | |
| JPS62180585A (ja) | チツプセレクト回路 | |
| JPH04372039A (ja) | Ｄｍａ転送方式 | |
| JPS63146143A (ja) | 記憶装置の転送制御方式 | |
| JPH02260050A (ja) | メモリ拡張方式 | |
| JPH0534400A (ja) | ワイヤリングチエツカー | |
| JPH09305398A (ja) | 演算処理装置および命令変換装置 | |
| JPH04356798A (ja) | 半導体集積回路 | |
| JPS62232688A (ja) | 画像処理装置 | |
| JPH04168545A (ja) | インターフェース回路 | |
| JPH06274411A (ja) | 記憶容量拡張機能付き半導体記憶装置 |