JPS62168247A - メモリバンク切り替え方式 - Google Patents
メモリバンク切り替え方式Info
- Publication number
- JPS62168247A JPS62168247A JP956586A JP956586A JPS62168247A JP S62168247 A JPS62168247 A JP S62168247A JP 956586 A JP956586 A JP 956586A JP 956586 A JP956586 A JP 956586A JP S62168247 A JPS62168247 A JP S62168247A
- Authority
- JP
- Japan
- Prior art keywords
- bank
- memory
- instruction
- address
- program memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
それぞれ複数個のバンクからなるプログラムメモリと、
データメモリのアドレスバスが分離している計算機シス
テムにおいて、ジャンプ・サブルーチン命令、又は分岐
命令が、指定したアドレスに分岐する機能を利用し、プ
ログラムメモリのアドレスバスにのみ、バンク切り替え
回路を設け、該分岐命令を実行することにより、バンク
を切り替える為のバンク・セレクト信号を発生させ、バ
ンクが切り替わった時点に、該命令の指定するアドレス
先に分岐できるようにしたものである。
データメモリのアドレスバスが分離している計算機シス
テムにおいて、ジャンプ・サブルーチン命令、又は分岐
命令が、指定したアドレスに分岐する機能を利用し、プ
ログラムメモリのアドレスバスにのみ、バンク切り替え
回路を設け、該分岐命令を実行することにより、バンク
を切り替える為のバンク・セレクト信号を発生させ、バ
ンクが切り替わった時点に、該命令の指定するアドレス
先に分岐できるようにしたものである。
本発明は、それぞれ複数個のバンクからなるプログラム
メモリと、データメモリのアドレスバスが分離している
計算機システムにおけるメモリバンクの切り替え方式に
関する。
メモリと、データメモリのアドレスバスが分離している
計算機システムにおけるメモリバンクの切り替え方式に
関する。
例えば、超音波診断装置等においては、生体からの画像
信号を読み取って実時間で画像処理をする必要があり、
高速性と2画像データを格納するメモリ量の確保が必須
条件となる。
信号を読み取って実時間で画像処理をする必要があり、
高速性と2画像データを格納するメモリ量の確保が必須
条件となる。
一方、最近の計算機システムの性能向上に伴って、かか
る超音波診断装置の分野にも、マイクロコンピュータと
云った小型の計算機システムが使用されるようになって
いるが、命令アクセスと。
る超音波診断装置の分野にも、マイクロコンピュータと
云った小型の計算機システムが使用されるようになって
いるが、命令アクセスと。
オペランドアクセスとを1つのバスで行う一般の計算機
システムでは、バスネックになって、当該超音波診断装
置に要求される処理能力が得られない問題があり、プロ
グラムメモリと、データメモリとのアドレスバス、デー
タバスを分離した計算機システムが使用され、このアド
レスバス、データバスに複数個のメモリバンクを接続し
、画像データを格納するのに必要なメモリ量を確保する
ようにしている。
システムでは、バスネックになって、当該超音波診断装
置に要求される処理能力が得られない問題があり、プロ
グラムメモリと、データメモリとのアドレスバス、デー
タバスを分離した計算機システムが使用され、このアド
レスバス、データバスに複数個のメモリバンクを接続し
、画像データを格納するのに必要なメモリ量を確保する
ようにしている。
然して、小型の計算機システムでは、該メモリバンクを
切り替える為の特別な制御線が用意されていない為、例
えば、アドレスバスにバンク切り替え情報を送出し、該
情報をデコードした情報でバンクセレクト信号を生成す
る必要がある。
切り替える為の特別な制御線が用意されていない為、例
えば、アドレスバスにバンク切り替え情報を送出し、該
情報をデコードした情報でバンクセレクト信号を生成す
る必要がある。
又、超音波診断装置で扱う画像データは、例えば、1に
一語/ライン程度の連続したメモリを必要とする為、数
バンクのメモリを、切れ目なく連続してアクセスできる
ことが要求される。
一語/ライン程度の連続したメモリを必要とする為、数
バンクのメモリを、切れ目なく連続してアクセスできる
ことが要求される。
〔従来の技術と発明が解決しようとする問題点〕第4図
は、従来のメモリバンク切り替え方式を示した図である
。
は、従来のメモリバンク切り替え方式を示した図である
。
一般に、プログラムメモリと、データメモリとが分離さ
れている計算機システムにおいては、プログラムメモリ
に対してデータを書き込むことは許されないが、データ
メモリに対して特定のアドレスに任意のデータを書き込
むことができることから、従来のメモリバンク切り替え
方式は、本図に示した如く、データメモリ用アドレスバ
ス5にデコーダ1)を設け、該バスに送出されてきた特
定のアドレスをデコードして、バンク切り替え回路13
を起動し、データバス3のデータから、特定のメモリバ
ンクを選択する為のバンク・セレクト信号19を生成し
ていた。
れている計算機システムにおいては、プログラムメモリ
に対してデータを書き込むことは許されないが、データ
メモリに対して特定のアドレスに任意のデータを書き込
むことができることから、従来のメモリバンク切り替え
方式は、本図に示した如く、データメモリ用アドレスバ
ス5にデコーダ1)を設け、該バスに送出されてきた特
定のアドレスをデコードして、バンク切り替え回路13
を起動し、データバス3のデータから、特定のメモリバ
ンクを選択する為のバンク・セレクト信号19を生成し
ていた。
従って、従来方式においては、上記バンク切り替え回路
13を起動する為のデータメモリ用アドレスに対応する
データメモリ15の領域が、一般のデータ領域として使
用できない為、超音波診断装置の画像メモリのように連
続して使用するのに適さないと云う問題があった。
13を起動する為のデータメモリ用アドレスに対応する
データメモリ15の領域が、一般のデータ領域として使
用できない為、超音波診断装置の画像メモリのように連
続して使用するのに適さないと云う問題があった。
本発明は上記従来の欠点に鑑み、プログラムメモリと、
データメモリのアドレスバスが分離している計算機シス
テムにおいて、プログラムメモリ用アドレスバスのみを
使用して、バンク切り替え回路を簡略化し、効率的なデ
ータメモリの使用を可能とする方法を提供することを目
的とするものである。
データメモリのアドレスバスが分離している計算機シス
テムにおいて、プログラムメモリ用アドレスバスのみを
使用して、バンク切り替え回路を簡略化し、効率的なデ
ータメモリの使用を可能とする方法を提供することを目
的とするものである。
第1図は本発明の一実施例をブロック図で示した図であ
る。
る。
本発明においては、それぞれ複数個のバンクからなるプ
ログラムメモリ 17と、データメモリ 15のアドレ
スバスが分離している計算機システムにおいて、プログ
ラムメモリ用のアドレスバス7のみを使用して、プログ
ラムメモリ17と、データメモリ 15の上記バンク切
り替えを行う際、当該計算機システムの中央処理装置(
CPU) 1が、該プログラムメモリ17の任意のバン
クを選択できるアドレスを指定できる命令(例えば、分
岐命令)を発行、実行することにより、バンク・セレク
ト信号19を生成するバンク切り替え回路13を設け、
該バンク切り替え回路13において、上記分岐アドレス
をデコードして、バンク・セレクト信号を生成するよう
に構成する。
ログラムメモリ 17と、データメモリ 15のアドレ
スバスが分離している計算機システムにおいて、プログ
ラムメモリ用のアドレスバス7のみを使用して、プログ
ラムメモリ17と、データメモリ 15の上記バンク切
り替えを行う際、当該計算機システムの中央処理装置(
CPU) 1が、該プログラムメモリ17の任意のバン
クを選択できるアドレスを指定できる命令(例えば、分
岐命令)を発行、実行することにより、バンク・セレク
ト信号19を生成するバンク切り替え回路13を設け、
該バンク切り替え回路13において、上記分岐アドレス
をデコードして、バンク・セレクト信号を生成するよう
に構成する。
即ち、本発明によれば、それぞれ複数個のバンりからな
るプログラムメモリと、データメモリのアドレスバスが
分離している計算機システムにおいて、ジャンプ・サブ
ルーチン命令、又は分岐命令が、指定したアドレスに分
岐する機能を利用し、プログラムメモリのアドレスバス
にのみ、バンク切り替え回路を設け、該分岐命令を実行
することにより、バンクを切り替える為のバンク・セレ
クト信号を発生させ、バンクが切り替わった時点に、該
命令の指定するアドレス先に分岐できるようにしたもの
であるので、バンク切り替えの為の命令を実行しても、
データメモリの特定の領域を使用することがなく、デー
タメモリを連続して使用できる効果がある。
るプログラムメモリと、データメモリのアドレスバスが
分離している計算機システムにおいて、ジャンプ・サブ
ルーチン命令、又は分岐命令が、指定したアドレスに分
岐する機能を利用し、プログラムメモリのアドレスバス
にのみ、バンク切り替え回路を設け、該分岐命令を実行
することにより、バンクを切り替える為のバンク・セレ
クト信号を発生させ、バンクが切り替わった時点に、該
命令の指定するアドレス先に分岐できるようにしたもの
であるので、バンク切り替えの為の命令を実行しても、
データメモリの特定の領域を使用することがなく、デー
タメモリを連続して使用できる効果がある。
以下本発明の実施例を図面によって詳述する。
前述の第1図が本発明の一実施例を示した図であり、第
2図は本発明を実施した時のプログラムメモリのマツプ
図であり、第3図は本発明によるメモリバンク切り替え
動作のタイムチャート図であり、第1図におけるバンク
切り替え回路13.及びその関連機構が本発明を実施す
るのに必要な機能ブロックである。尚、企図を通して同
じ符号は同じ対象物を示している。
2図は本発明を実施した時のプログラムメモリのマツプ
図であり、第3図は本発明によるメモリバンク切り替え
動作のタイムチャート図であり、第1図におけるバンク
切り替え回路13.及びその関連機構が本発明を実施す
るのに必要な機能ブロックである。尚、企図を通して同
じ符号は同じ対象物を示している。
先ず、プログラムメモリのバンク(0〜n) 17 ヲ
切り替える場合の動作を第1図、第2図、第3図によっ
て説明する。
切り替える場合の動作を第1図、第2図、第3図によっ
て説明する。
中央処理装置(CPU) 1がプログラムメモリのバン
クOのプログラムを実行中に、プログラムメモリのバン
ク1のプログラムを実行する必要が生じた時、分岐先が
バンク0の“A″である分岐命令Aを実行する。
クOのプログラムを実行中に、プログラムメモリのバン
ク1のプログラムを実行する必要が生じた時、分岐先が
バンク0の“A″である分岐命令Aを実行する。
当該分岐先IAIには別の分岐命令Bを用意しておき、
その分岐先をバンク1の任意のアドレス(例えば、O番
地)としておく。
その分岐先をバンク1の任意のアドレス(例えば、O番
地)としておく。
この状態で、上記分岐命令Aが実行されると、その分岐
アドレス°A゛が、プログラムメモリ用アドレスバス7
を通してバンク切り替え回路13に入力され、バンク1
に対するバンクセレクト信号19を生成する。
アドレス°A゛が、プログラムメモリ用アドレスバス7
を通してバンク切り替え回路13に入力され、バンク1
に対するバンクセレクト信号19を生成する。
従って、その以降において分岐命令Bが実行されると、
その時点においては、上記バンク・セレクト信号19に
よって、バンク■がイネーブルされているので、当該分
岐命令Bの実行によるバンク1への分岐を行うことがで
きる。
その時点においては、上記バンク・セレクト信号19に
よって、バンク■がイネーブルされているので、当該分
岐命令Bの実行によるバンク1への分岐を行うことがで
きる。
この時の動作をタイムチャートで示したものが、第3図
であって、中央処理装置(CPU) 1には命令フェッ
チレジスタ(rFR)と、命令実行レジスタ(IER)
とがあり、この2つのレジスタの間は、図示の如く、
バイブライン的に動作しいる。
であって、中央処理装置(CPU) 1には命令フェッ
チレジスタ(rFR)と、命令実行レジスタ(IER)
とがあり、この2つのレジスタの間は、図示の如く、
バイブライン的に動作しいる。
本図から明らかな如く、分岐命令Aが命令実行レジスタ
(IER)に設定され実行された時点で、バンク・セレ
クト信号が発行され、バンクの切り替えが行われること
になるので、該分岐命令Aの分岐先に用意されていた分
岐命令Bが、当該命令実行レジスタ(rER)に移され
た時には、バンク切り替えは完了しており、該分岐命令
Bの実行が保障されることになる。
(IER)に設定され実行された時点で、バンク・セレ
クト信号が発行され、バンクの切り替えが行われること
になるので、該分岐命令Aの分岐先に用意されていた分
岐命令Bが、当該命令実行レジスタ(rER)に移され
た時には、バンク切り替えは完了しており、該分岐命令
Bの実行が保障されることになる。
次に、データメモリバンク(0〜m)15の切り替え動
作を、上記と同じ図を使用して説明する。
作を、上記と同じ図を使用して説明する。
データメモリバンクを切り替える場合には、上記分岐命
令への代わりに、ジャンプ・サブルーチン命令を用意す
る。
令への代わりに、ジャンプ・サブルーチン命令を用意す
る。
このジャンプ・サブルーチン命令は、該命令が指定する
分岐先の命令(例えば、無操作命令)を実行して、該ジ
ャンプ・サブルーチン命令の次の番地に戻る(具体的に
は、分岐先のアドレスをプログラムメモリ用アドレスバ
ス7に送出するだけで、実効的には分岐をしない)命令
である。
分岐先の命令(例えば、無操作命令)を実行して、該ジ
ャンプ・サブルーチン命令の次の番地に戻る(具体的に
は、分岐先のアドレスをプログラムメモリ用アドレスバ
ス7に送出するだけで、実効的には分岐をしない)命令
である。
従って、該ジャンプ・サブルーチン命令の分岐先アドレ
スを、例えば、データメモリのバンク1を選択できるア
ドレスにしておくことにより、当該ジャンプ・サブルー
チン命令が実行されると、上記プログラムメモリ用アド
レスバス7に、該アドレスが送出され、バンク切り替え
回路13に入力される結果、データメモリのバンク1を
選択するバンク・セレクト信号19が生成されるように
機能する。
スを、例えば、データメモリのバンク1を選択できるア
ドレスにしておくことにより、当該ジャンプ・サブルー
チン命令が実行されると、上記プログラムメモリ用アド
レスバス7に、該アドレスが送出され、バンク切り替え
回路13に入力される結果、データメモリのバンク1を
選択するバンク・セレクト信号19が生成されるように
機能する。
以上の動作から明らかなように、本発明を実施すると、
プログラムメモリの各バンクに、本計算機システムに備
えられているプログラムメモリと。
プログラムメモリの各バンクに、本計算機システムに備
えられているプログラムメモリと。
データメモリのバンクの数(n+m)に対応して、該バ
ンクを選択する為のアドレス(n+m)を割り当ててお
く必要がある。
ンクを選択する為のアドレス(n+m)を割り当ててお
く必要がある。
本図で示したマツプ図では、連続した領域に割り当てら
れているが、本発明の主旨から考えると、必ずしも、連
続した領域を割り当てる必要はないことは明らかである
。
れているが、本発明の主旨から考えると、必ずしも、連
続した領域を割り当てる必要はないことは明らかである
。
このように、本発明は、プログラムメモリの特定のアド
レスを指定できる命令、例えば、分岐命令を用いて、プ
ログラムメモリ用アドレスバスに、該分岐先のアドレス
を送出し、該アドレスをバンク切り替え回路でデコード
して、それぞれのアドレスに対応したバンク・セレクト
信号を生成するようにした所に特徴がある。
レスを指定できる命令、例えば、分岐命令を用いて、プ
ログラムメモリ用アドレスバスに、該分岐先のアドレス
を送出し、該アドレスをバンク切り替え回路でデコード
して、それぞれのアドレスに対応したバンク・セレクト
信号を生成するようにした所に特徴がある。
以上、詳細に説明したように、本発明のメモリバンク切
り替え方式は、それぞれ複数個のバンクからなるプログ
ラムメモリと、データメモリのアドレスバスが分離して
いる計算機システムにおいて、ジャンプ・サブルーチン
命令、又は分岐命令が、指定したアドレスに分岐する機
能を利用し、プログラムメモリのアドレスバスにのみ、
バンク切り替え回路を設け、該分岐命令を実行すること
により、バンクを切り替える為のバンク・セレクト信号
を発生させ、バンクが切り替わった時点に、該命令の指
定するアドレス先に分岐できるようにしたものであるの
で、バンク切り替えの為の命令を実行しても、データメ
モリの特定の領域を使用することがなく、データメモリ
を連続して使用できる効果がある。
り替え方式は、それぞれ複数個のバンクからなるプログ
ラムメモリと、データメモリのアドレスバスが分離して
いる計算機システムにおいて、ジャンプ・サブルーチン
命令、又は分岐命令が、指定したアドレスに分岐する機
能を利用し、プログラムメモリのアドレスバスにのみ、
バンク切り替え回路を設け、該分岐命令を実行すること
により、バンクを切り替える為のバンク・セレクト信号
を発生させ、バンクが切り替わった時点に、該命令の指
定するアドレス先に分岐できるようにしたものであるの
で、バンク切り替えの為の命令を実行しても、データメ
モリの特定の領域を使用することがなく、データメモリ
を連続して使用できる効果がある。
第1図は本発明の一実施例をブロック図で示した図。
第2図は本発明を実施した時のプログラムメモリマツプ
図。 第3図は本発明によるメモリバンク切り替え動作のタイ
ムチャート図。 第4図は従来のメモリバンク切り替え方式を示した図。 である。 図面において、 1は中央処理装置(CPU)、3はデータバス。 5はデータメモリ用アドレスバス。 7はプログラムメモリ用アドレスバス。 1)はデコーダ、13はバンク切り替え回路。 15はデータメモリ、 17はプログラムメモリ。 19はバンク・セレクト信号。 をそれぞれ示す。
図。 第3図は本発明によるメモリバンク切り替え動作のタイ
ムチャート図。 第4図は従来のメモリバンク切り替え方式を示した図。 である。 図面において、 1は中央処理装置(CPU)、3はデータバス。 5はデータメモリ用アドレスバス。 7はプログラムメモリ用アドレスバス。 1)はデコーダ、13はバンク切り替え回路。 15はデータメモリ、 17はプログラムメモリ。 19はバンク・セレクト信号。 をそれぞれ示す。
Claims (2)
- (1)それぞれ複数個のバンクからなるプログラムメモ
リ(17)と、データメモリ(15)のアドレスバスが
分離している計算機システムにおいて、プログラムメモ
リ用のアドレスバス(7)にバンク・セレクト信号(1
9)を生成する手段(13)を設けて、プログラムメモ
リ(17)と、データメモリ(15)の上記バンクの切
り替えを行うことを特徴とするメモリバンク切り替え方
式。 - (2)上記プログラムメモリ用のアドレスバス(7)に
バンク・セレクト信号(19)を生成する手段(13)
を設けて、プログラムメモリ(17)と、データメモリ
(15)の上記バンク切り替えを行うのに、当該計算機
システムの中央処理装置(CPU)(1)が、該プログ
ラムメモリ(17)、又はデータメモリ(15)の任意
のバンクを選択するアドレスを指定する命令を発行、実
行することにより、上記バンク・セレクト信号(19)
を生成する手段(13)を付勢することを特徴とする特
許請求の範囲第1項に記載のメモリバンク切り替え方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP956586A JPS62168247A (ja) | 1986-01-20 | 1986-01-20 | メモリバンク切り替え方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP956586A JPS62168247A (ja) | 1986-01-20 | 1986-01-20 | メモリバンク切り替え方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62168247A true JPS62168247A (ja) | 1987-07-24 |
Family
ID=11723815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP956586A Pending JPS62168247A (ja) | 1986-01-20 | 1986-01-20 | メモリバンク切り替え方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62168247A (ja) |
-
1986
- 1986-01-20 JP JP956586A patent/JPS62168247A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940015852A (ko) | 긴 명령 워드를 갖는 처리기 | |
| KR900016866A (ko) | 데이타 처리 시스템 | |
| KR100194850B1 (ko) | 디지털 신호 처리 장치 | |
| JPH04245324A (ja) | 演算装置 | |
| JPS6265133A (ja) | 命令先取り装置 | |
| SU834699A1 (ru) | Микропрограммное устройство управ-лЕНи | |
| JPS59112350A (ja) | プログラム監視制御方式 | |
| JPS607295B2 (ja) | デ−タ処理装置 | |
| JPH02281341A (ja) | デバッグ時のライトデータ確認方法 | |
| JPS6240737B2 (ja) | ||
| JPS6158042A (ja) | マイクロプログラム制御方式 | |
| JPS62293372A (ja) | マスタスレ−ブプロセツサ | |
| JPS5914050A (ja) | メモリ制御方式 | |
| JPS6175930A (ja) | マイクロプログラム制御装置 | |
| JPH04181328A (ja) | 情報処理装置 | |
| JPH02272628A (ja) | キャッシュメモリ装置 | |
| JPS59167764A (ja) | メモリアクセス方式 | |
| JPS63307529A (ja) | 演算処理ユニット間の通信制御方式 | |
| JPS61173342A (ja) | 制御記憶分岐方式 | |
| JPH04128944A (ja) | マイクロプログラム実行履歴情報採集装置 | |
| JPS5614351A (en) | Data processing system | |
| JPH04343132A (ja) | 中央演算処理装置 | |
| JPH031234A (ja) | 情報処理装置 | |
| JPS62259139A (ja) | マイクロプログラム制御装置 | |
| JPH0319570B2 (ja) |