JPS6073584A - プラズマディスプレイパネルの駆動回路 - Google Patents
プラズマディスプレイパネルの駆動回路Info
- Publication number
- JPS6073584A JPS6073584A JP58180469A JP18046983A JPS6073584A JP S6073584 A JPS6073584 A JP S6073584A JP 58180469 A JP58180469 A JP 58180469A JP 18046983 A JP18046983 A JP 18046983A JP S6073584 A JPS6073584 A JP S6073584A
- Authority
- JP
- Japan
- Prior art keywords
- row
- signal
- clock signal
- shift register
- side data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明はマトリックス形プラズマディスプレイパネル（
ＰＤＰ ’）の駆動回路に関する。
ＰＤＰ ’）の駆動回路に関する。
技術の背景
マトリックス形プラズマディスプレイｚｅ ネル（ＦＤ
Ｐ ）は第１図に示されるように行側Ｘ電極と行側Ｙ電
極の組合せにょ多発光し、文字、数字、記号等を表示す
る。第２図に示されるように、通常Ｘ側′電極には行側
シフトレジスタドライバを介してＸ側データが供給され
、Ｙ側電極には行側シ。
Ｐ ）は第１図に示されるように行側Ｘ電極と行側Ｙ電
極の組合せにょ多発光し、文字、数字、記号等を表示す
る。第２図に示されるように、通常Ｘ側′電極には行側
シフトレジスタドライバを介してＸ側データが供給され
、Ｙ側電極には行側シ。
フトレジスタドライバを介して走査信号が印加される。
従来技術と問題点
従来、前述したようなマトリックス形ＰＤＰの駆動回路
は一方側の電極（例えばＸ側）にデータ信号が与えられ
、他方側の電極（例えばＹ側）には走査信号が加えられ
るようになっており、その逆の接続はできなかった。す
力わち、Ｘ側電極にデータ信号を与え、Ｘ側電極に走査
信号が加えられるように構成された駆動回路においては
、Ｘ側電極にデータ信号を与え、Ｘ側電極に走査信号を
供給するように切換えることができないという問題点が
あった。このことは使用者において、Ｙ側データ信号と
Ｘ側走査信号が与えられる場合、上述のような駆動回路
を有するＦＤＰでは表示することができないという融通
性に欠けることになる。
は一方側の電極（例えばＸ側）にデータ信号が与えられ
、他方側の電極（例えばＹ側）には走査信号が加えられ
るようになっており、その逆の接続はできなかった。す
力わち、Ｘ側電極にデータ信号を与え、Ｘ側電極に走査
信号が加えられるように構成された駆動回路においては
、Ｘ側電極にデータ信号を与え、Ｘ側電極に走査信号を
供給するように切換えることができないという問題点が
あった。このことは使用者において、Ｙ側データ信号と
Ｘ側走査信号が与えられる場合、上述のような駆動回路
を有するＦＤＰでは表示することができないという融通
性に欠けることになる。
発明の目的
本発明の目的は、前述の従来形の回路における問題点に
かんがみ、複数個の論理デートを含む切換回路を設けて
行側入力と行側入力を一斉に切換えるという構想に基づ
き、行側にデータ入力、行側に走査信号が供給されても
、行側にデータ入力、行側に走査信号が供給されても、
いずれにも対応できるようにすることにある。
かんがみ、複数個の論理デートを含む切換回路を設けて
行側入力と行側入力を一斉に切換えるという構想に基づ
き、行側にデータ入力、行側に走査信号が供給されても
、行側にデータ入力、行側に走査信号が供給されても、
いずれにも対応できるようにすることにある。
発明の構成
本発明においては、１ビツトずつ直列に入力される行側
データ信号、行側クロック信号および行側データセット
クロック信号を受けて該データ信号を並列信号に変換し
て出力する行側シフトレジスタドライバおよび行側デー
タ信号、行側クロック信号、および行側データセットク
ロック信号を受けて行側走査信号を出力する行側シフト
レジスタドライバを具備するマトリックス形のプラズマ
ディスプレイパネルの駆動回路において、該行側および
行側シフトレジスタドライバの前段に、該行側データ信
号、該行側クロック信号および該行側データセットクロ
ック信号をそれぞれ該行側データ信号、該行側クロック
信号および該行側データセットクロック信号の代シに該
行側シフトレジスタドライバに接続し、該行廻データ信
号、該行側クロック信号および該行側データセットクロ
ック信号をそれぞれ該行側データ信号、該行側クロック
信号および該桁側、データセットクロック信号の代シに
該行側シフトレジスタドライバに接続するよう々複数昭
の論理ｒ−）を含む切換回路を具備することを特徴とす
るプラズマディスプレイ／’Ｐネルの駆動回路が提供さ
れる。
データ信号、行側クロック信号および行側データセット
クロック信号を受けて該データ信号を並列信号に変換し
て出力する行側シフトレジスタドライバおよび行側デー
タ信号、行側クロック信号、および行側データセットク
ロック信号を受けて行側走査信号を出力する行側シフト
レジスタドライバを具備するマトリックス形のプラズマ
ディスプレイパネルの駆動回路において、該行側および
行側シフトレジスタドライバの前段に、該行側データ信
号、該行側クロック信号および該行側データセットクロ
ック信号をそれぞれ該行側データ信号、該行側クロック
信号および該行側データセットクロック信号の代シに該
行側シフトレジスタドライバに接続し、該行廻データ信
号、該行側クロック信号および該行側データセットクロ
ック信号をそれぞれ該行側データ信号、該行側クロック
信号および該桁側、データセットクロック信号の代シに
該行側シフトレジスタドライバに接続するよう々複数昭
の論理ｒ−）を含む切換回路を具備することを特徴とす
るプラズマディスプレイ／’Ｐネルの駆動回路が提供さ
れる。
発明の実施例
本発明の一実施例としてのＰＤＰの駆動回路のブロック
回路図が第３図に示される。この駆動回路は桁側シフト
レジスタドライバ１２１行側シフトレジスタドライバ１
３．および切換回路１４を具備する。切換回路１４が一
方側に切換えられていると、第２図の回路と同様に、行
側データ（ＸＤ）。
回路図が第３図に示される。この駆動回路は桁側シフト
レジスタドライバ１２１行側シフトレジスタドライバ１
３．および切換回路１４を具備する。切換回路１４が一
方側に切換えられていると、第２図の回路と同様に、行
側データ（ＸＤ）。
行側クロック（ＸＣ）、および行側データセットクロッ
ク（ＸＤＳＣ）が行側シフトレジスタドライバ１２に供
給され、１ビツトずつ直列に加えられたデータ（ＸＤ
）がクロック（ＸＣ）によシスビットずつシフトレジス
タドライバ１２に取込まれ、並列信号に置き換えられ、
データセットクロック（ＸＤＳＣ）によ、ｊ１７ ＰＤ
Ｐ １１に一斉に供給される。
ク（ＸＤＳＣ）が行側シフトレジスタドライバ１２に供
給され、１ビツトずつ直列に加えられたデータ（ＸＤ
）がクロック（ＸＣ）によシスビットずつシフトレジス
タドライバ１２に取込まれ、並列信号に置き換えられ、
データセットクロック（ＸＤＳＣ）によ、ｊ１７ ＰＤ
Ｐ １１に一斉に供給される。
行側データ（ＹＤ）、行側クロック（ＹＣ） 、および
行側データセットクロック（ＹＤＳＣ）は行側シフトレ
ジスタドライバ１３に供給され、行側の場合と同様、１
ビツトずつ直列に供給されるデータ（ＹＤ）がクロック
（ｙｃ ）により１ビツトずつシフトレジスタドライバ
１３に取込まれ、並列信号に置き換えられ、データセッ
トクロック（ＹＤＳＣ）によシＰＤＰ ｌ Ｉ Ｋ−斉
に供給される。
行側データセットクロック（ＹＤＳＣ）は行側シフトレ
ジスタドライバ１３に供給され、行側の場合と同様、１
ビツトずつ直列に供給されるデータ（ＹＤ）がクロック
（ｙｃ ）により１ビツトずつシフトレジスタドライバ
１３に取込まれ、並列信号に置き換えられ、データセッ
トクロック（ＹＤＳＣ）によシＰＤＰ ｌ Ｉ Ｋ−斉
に供給される。
行側から走査信号が必要な場合にはＹＤ大入力走査信号
に対応する信号と置換される。
に対応する信号と置換される。
切換回路１４が他方側に切換えられるとＸＤはＹＤが接
続されて−たシフトレジスタドライバ１３に、ＸＣはＹ
Ｃが接続されて込たシフトレジスタドライバ１３に、Ｘ
ＤＳＣはＹＤＳＣが接続されていたシフトレジスタドラ
イバ１３にそれぞれ接続される。逆にＹＤ、ＹＣＩ−よ
びＹＤＳＣはそれぞれＸＤ、ＸＣおよびＸＤＳＣが接続
されていたシフトレジスタドライバ１２に接続される。
続されて−たシフトレジスタドライバ１３に、ＸＣはＹ
Ｃが接続されて込たシフトレジスタドライバ１３に、Ｘ
ＤＳＣはＹＤＳＣが接続されていたシフトレジスタドラ
イバ１３にそれぞれ接続される。逆にＹＤ、ＹＣＩ−よ
びＹＤＳＣはそれぞれＸＤ、ＸＣおよびＸＤＳＣが接続
されていたシフトレジスタドライバ１２に接続される。
第４図には切換回路】４の回路図の一例が示される。切
換スイッチＳＷが閉じられるとインバータ２０の入力が
低レベルとなり出力が高レベルとなるから、ナンド’ｒ
’ ）２１，２３，２５，２７＋２９、および３１は入
力信号ＸＤ 、 ＸＣ、ＸＤＳＣ。
換スイッチＳＷが閉じられるとインバータ２０の入力が
低レベルとなり出力が高レベルとなるから、ナンド’ｒ
’ ）２１，２３，２５，２７＋２９、および３１は入
力信号ＸＤ 、 ＸＣ、ＸＤＳＣ。
ＹＤ、ＹＣ，およびＹＤＳＣをそれぞれ伝送し、ナンド
Ｉ”−）２２．２４，２６，２８，３０．：Ｌ−，１：
び３２は遮断される。従って、入力信号ＸＤは出力線ａ
に、ＸＣは出力線すに、ＸＤＳＣは出力線Ｃに、ＹＤは
出力線ｄに、ｙｃは出力線ｅ Ｋ 、 ＹＤＳＣは出力
線ｆにそれぞれ出力される。切換スイッチＳＷ力叩４か
れるとインバータ２０の入力が高レベル、出力が低レベ
ルとなるから、ナンドダート２２．２４，２６，２８，
３０．および３２は入力信号ＹＤ 、ＹＣ、ＹＤＳＣ、
ＸＤ 、ＸＣ、卦よびＸＤＳＣをそれぞれ伝送し、ナン
ドｆｆ−）２１゜２３ 、２５ 、２７ 、２９ 、お
よび３１は遮断される。従って、入力信号ＸＤ、ＸＣ，
ＸＤＳＣ、ＹＤ。
Ｉ”−）２２．２４，２６，２８，３０．：Ｌ−，１：
び３２は遮断される。従って、入力信号ＸＤは出力線ａ
に、ＸＣは出力線すに、ＸＤＳＣは出力線Ｃに、ＹＤは
出力線ｄに、ｙｃは出力線ｅ Ｋ 、 ＹＤＳＣは出力
線ｆにそれぞれ出力される。切換スイッチＳＷ力叩４か
れるとインバータ２０の入力が高レベル、出力が低レベ
ルとなるから、ナンドダート２２．２４，２６，２８，
３０．および３２は入力信号ＹＤ 、ＹＣ、ＹＤＳＣ、
ＸＤ 、ＸＣ、卦よびＸＤＳＣをそれぞれ伝送し、ナン
ドｆｆ−）２１゜２３ 、２５ 、２７ 、２９ 、お
よび３１は遮断される。従って、入力信号ＸＤ、ＸＣ，
ＸＤＳＣ、ＹＤ。
ｙｃ、およびＹＤＳＣはぞれぞれ出力線ｄ ＋ ｅ ｒ
ｆ ＋ａ ｒ ｂ ＋およびＣに出力される。ナンド
ダート３３ないし３８は遮断され力い側のナンドデート
からの入力を伝送する選択回路の機能を果す。出力ｉａ
ないしｆは第３図における切換回路１４の出力線ａない
しｆに一致する。
ｆ ＋ａ ｒ ｂ ＋およびＣに出力される。ナンド
ダート３３ないし３８は遮断され力い側のナンドデート
からの入力を伝送する選択回路の機能を果す。出力ｉａ
ないしｆは第３図における切換回路１４の出力線ａない
しｆに一致する。
発明の効果
本発明によれば、行側にデータ入力、行側に走査信号が
供給されても、行側にデータ入力、行側に走査信号が供
給されても、いずれにも対応できるプラズマディスプレ
イパネルの駆動回路が得られる。
供給されても、行側にデータ入力、行側に走査信号が供
給されても、いずれにも対応できるプラズマディスプレ
イパネルの駆動回路が得られる。
第１図は本発明の背景技術としてのマ） ＩＪックス形
プラズマディスプレイノｆネルを説明する図、第２図は
従来形のプラズマディスプレイノＪ？ネルの駆動回路の
ブロック回路図、第３図は本発明の一実施例としてのプ
ラズマディスプレイ・ぐネルの駆動回路のブロック回路
図、および第４図は第３図の回路における切換回路の回
路図である。 １１・・・プラズマディスプレイパネル、１２゜１３・
・・シフトレジスタドライバ、１４・・・切換回路、２
０・・・インバータ、２１〜３８・・・ナントゲート、
ＳＷ・・・切換スイッチ。 第１曹 Ｙ ＋ ２０ １ＪＵ（ＪＩＪ（ＪリリリリＵす（ＡＪ
（ＪｔＪりりＵ−−−しりすしＱｔＪりり第２同 第３図 ｔ
プラズマディスプレイノｆネルを説明する図、第２図は
従来形のプラズマディスプレイノＪ？ネルの駆動回路の
ブロック回路図、第３図は本発明の一実施例としてのプ
ラズマディスプレイ・ぐネルの駆動回路のブロック回路
図、および第４図は第３図の回路における切換回路の回
路図である。 １１・・・プラズマディスプレイパネル、１２゜１３・
・・シフトレジスタドライバ、１４・・・切換回路、２
０・・・インバータ、２１〜３８・・・ナントゲート、
ＳＷ・・・切換スイッチ。 第１曹 Ｙ ＋ ２０ １ＪＵ（ＪＩＪ（ＪリリリリＵす（ＡＪ
（ＪｔＪりりＵ−−−しりすしＱｔＪりり第２同 第３図 ｔ
Claims (1)
- １ピツトずつ直列に入力される行側データ信号、行側ク
ロック信号および行側データセットクロック信号を受け
て該データ信号を並列信号に変換して出力する行側シフ
トレジスタドライバおよび行側データ信号、行側クロッ
ク信号、および行側データセットクロック信号を受けて
行側走査信号を出力する行側シフトレジスタドライバを
具備するマトリックス形のプラズマディスプレイパネル
の駆動回路において、該行側および行側シフトレジスタ
ドライバの前段に、該行側データ信号、該行側クロック
信号および該行側データセットクロック信号をそれぞれ
該行側データ信号、該行側クロック信号および該行側デ
ータセットクロック信号の代役に該行側シフトレジスタ
ドライバに接続し、該行側データ信号、該行側クロック
信号および該行側データセットクロック信号をそれぞれ
該行側データ信号、該行側クロック信号および該行側デ
ータセットクロック信号の代勺に該行側シフトレジスタ
ドライバに接続するような複数個の論理ダートを含む切
換回路を具備することを特徴とするプラズマディスプレ
イ／ＩＰネルの駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58180469A JPS6073584A (ja) | 1983-09-30 | 1983-09-30 | プラズマディスプレイパネルの駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58180469A JPS6073584A (ja) | 1983-09-30 | 1983-09-30 | プラズマディスプレイパネルの駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6073584A true JPS6073584A (ja) | 1985-04-25 |
Family
ID=16083760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58180469A Pending JPS6073584A (ja) | 1983-09-30 | 1983-09-30 | プラズマディスプレイパネルの駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6073584A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230011365A (ko) | 2020-06-17 | 2023-01-20 | 가부시키가이샤 엔스카이 | 주사위 굴림 장치 |
-
1983
- 1983-09-30 JP JP58180469A patent/JPS6073584A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230011365A (ko) | 2020-06-17 | 2023-01-20 | 가부시키가이샤 엔스카이 | 주사위 굴림 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0078402B1 (en) | Drive circuit for display panel having display elements disposed in matrix form | |
| EP0086619A2 (en) | Display device | |
| JP2770631B2 (ja) | 表示装置 | |
| US3950743A (en) | Keying input apparatus having a reduced number of output terminals | |
| GB2162984A (en) | Matrix display driver circuits | |
| JPS6073584A (ja) | プラズマディスプレイパネルの駆動回路 | |
| JP3025315B2 (ja) | カラーｌｅｄ表示装置 | |
| US3812488A (en) | Television receiver for displaying a computing process | |
| US4716406A (en) | Sequential selection circuit | |
| US4086588A (en) | Signal generator | |
| US20030184535A1 (en) | Display panel drive circuitry | |
| JPH063431Y2 (ja) | 平面表示板駆動装置 | |
| JPH05150737A (ja) | 表示装置用駆動回路 | |
| JP2606821B2 (ja) | マトリクス表示パネルの駆動回路 | |
| JPH0119175Y2 (ja) | ||
| JPS6365028B2 (ja) | ||
| JP2508553B2 (ja) | 蛍光表示管の駆動回路 | |
| JP2505510B2 (ja) | 光プリンタの発光素子駆動回路 | |
| SU1363193A1 (ru) | Оптоэлектронный сумматор по модулю Р | |
| JPH10133798A (ja) | キー入力回路 | |
| JP2569476B2 (ja) | 液晶駆動表示方式 | |
| JPS5836791B2 (ja) | ガスホウデンパネルノクドウカイロ | |
| JP2940509B2 (ja) | データ検出回路 | |
| JP2554080B2 (ja) | 表示装置 | |
| SU1495846A1 (ru) | Устройство дл отображени графической информации на газоразр дном матричном индикаторе |