JPS6074551A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6074551A
JPS6074551A JP58181984A JP18198483A JPS6074551A JP S6074551 A JPS6074551 A JP S6074551A JP 58181984 A JP58181984 A JP 58181984A JP 18198483 A JP18198483 A JP 18198483A JP S6074551 A JPS6074551 A JP S6074551A
Authority
JP
Japan
Prior art keywords
alpha
ray shielding
silicone resin
semiconductor chip
shielding tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58181984A
Other languages
English (en)
Inventor
Junichi Kasai
純一 河西
Toshiyuki Yoda
敏幸 誉田
Akihiro Kubota
昭弘 窪田
Koichi Kobayashi
幸一 小林
Katsushi Yoshitoshi
吉利　勝志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58181984A priority Critical patent/JPS6074551A/ja
Publication of JPS6074551A publication Critical patent/JPS6074551A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H10W42/25—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons against alpha rays, e.g. for outer space applications
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H10W72/01515—Forming coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の技術分野 本発明は半導体装置の保護に係り、特にα線による誤動
作を防止する半導体装置に関する。
（２）発明の背景 近年、マイクロコンピュータの利用が各方面でなされる
と共にメモリはその容量を増加させている。このメモリ
には例えばＲＯＭ　（Ｒｅａｄ　０ｎｌｙ　Ｍｅｍｏｒ
ｙ）とＲＡＭ　（Ｒａｎｄａｍ　Ａｃｃｅｓｓ　Ｍｅｍ
ｏｒｙ）が有り、目的に応じて使い分けされている。特
に、ダイナミックＲＡＭはメモリセル内の容量に蓄積さ
れた電荷が消えないようにリフレッシュして置く必要が
有る。半導体チップのモールド樹脂から飛んで来た電離
作用の強いα線が前述の各種のメモリのメモリセルに照
射されるとメモリへの書込エラー等を生じていた。そこ
でこのα線を遮蔽し、誤動作を防止する措置を施した半
導体装置が用いられている。
（３）従来技術と問題点 第１図は、従来の半導体装置を示し、半導体チップ１の
パッドにボンディングされているワイヤ２の上からシリ
コーン樹脂３がドロンピングされ。
そしてこのシリコーン樹脂１の上から更にモールド樹脂
（図示せず）で覆われている。従ってモールド樹脂から
飛び出して来るα線が前記シリコーン樹脂３で遮蔽され
て半導体チップ１には到達する事な（、例えばダイナミ
ックＲＡＭの素子である場合、書込みエラー等を生じる
ことがない。
しかしながら、前記ワイヤ２を覆っているシリコーン樹
脂３とモールド樹脂は熱膨張係数が異なる為に前記樹脂
の境部分のワイヤ２に温度変化により剪断応力が働き、
ワイヤ２にストレスが付加される問題を有していた。　
又、ポリイミド系のカプトンテープを使用している半導
体装置が有るが、このテープは塩素、ナトリウム、カリ
ウムのコンタミネーション（ｃｏｎｔａｍｉｎａｔｉｏ
ｎ　）を制御できず、耐湿性が良くない欠点を有してい
た。
（４）発明の目的 本発明は上記従来の欠点に鑑み、半導体チ・ノブのパッ
ド部分を除き、α線遮断を必要とする能動領域部分にシ
リコーン樹脂フィルムを接着して、半導体チップにα線
が到達しない様にすると共にパッドにボンディングされ
ているワイヤに剪断応力がｔかないようにした半導体装
置を提供することを目的とするものである。
（５）発明の構成 そして、この目的は本発明によれば半導体チ・ノブ能動
領域にαＩＮ遮蔽テープをフィラー材を混入したシリコ
ン樹脂フィルムで接着してなることを特徴とする半導体
装置を提供することによって達成される。
（６）発明の実施例 以下本発明の一実施例を図面に基づき詳述する。
３− 第２図（ａｌ、　（ｂｌは本発明の一実施例の概略的断
面図と平面図である。
第２図（ａｌ、　（ｂｌにおいてα線遮蔽テープ４は、
シリコーン樹脂の表面に例えばシリコーン粉末、あるい
は酸化シリコン等のフィラー材を混入させて形成され、
シリコーン樹脂からなる接着層５と。
シリコーン樹脂にフィラー材が混入されたフィラー材部
６とから構成される。接着Ｉｉ！５とフィラー材部６と
は１例えばそれぞれ５０μｍの厚さに形成する。フィラ
ー材部６はシリコーン樹脂がフィルム状の形状を有する
ように固めるために用いられる。そして、半導体チップ
１上のパッド７を除いた部分すなわちα線遮蔽を□必要
とする能動領域部分の表面にα線遮蔽部分テープ４を接
着する。この時、半導体チップ１の表面は２００　“Ｃ
程度に加熱してα線遮蔽テープ４の接着層５を熱圧着す
る。
従って、前記α線遮蔽部分には半導体装置のモールド樹
脂から飛び出して来るα線が前記α線遮蔽テープ４のシ
リコーン樹脂でエネルギーを失う為到達しない。故に例
えばダイナミックＲＡＭの４− 半導体素子に用いた場合、電離作用が強いα線が到達し
ないのでメモリセルへの書込みエラー等が生じないこと
は勿論のこと、ワイヤ２はα線遮蔽テープと別設されて
、半導体チップ１はモールド樹脂（図示せず）のみで被
覆されるので、従来のように、シリコーン樹脂とモール
ド用樹脂との熱膨張係数の違いによってワイヤ２にスト
レスがかかることを防止できる。又前記α線遮蔽テープ
４はシリコーン樹脂でできている為にコンタミネーショ
ンが少なく、耐湿性がカプトンテープより一桁良い点等
を有している。
（７）発明の効果 以上、詳細に説明したように本発明のα線遮蔽テープを
用いた半導体装置は温度変化によるボンディングワイヤ
へのストレスをなくし、しかもα線を遮蔽できるので効
果大なるものがある。又このα線を遮蔽するフィルムが
シリコーン樹脂であるのでコンタミネーションが少さく
、耐湿性向上に有効となっている。
【図面の簡単な説明】
５− 第１図は従来例の概略的断面図、第２図＋ａｌ、　ｆｂ
ｌは本発明一実施例の概略的断面図、平面図である。 １・・・半導体チップ　２・・・ワ イヤ　３・・・シリコーン樹脂　４・・・α線遮蔽テー
プ　５・・・接着層 ６・・・フィラー材部　７・・・パッド６−

Claims (1)

    【特許請求の範囲】
  1. （１）半導体チップ能動領域にα線遮蔽テープをフィラ
    ー材を混入したシリコン樹脂フィルムで接着してなるこ
    とを特徴とする半導体装置。
JP58181984A 1983-09-30 1983-09-30 半導体装置 Pending JPS6074551A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58181984A JPS6074551A (ja) 1983-09-30 1983-09-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58181984A JPS6074551A (ja) 1983-09-30 1983-09-30 半導体装置

Publications (1)

Publication Number Publication Date
JPS6074551A true JPS6074551A (ja) 1985-04-26

Family

ID=16110286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58181984A Pending JPS6074551A (ja) 1983-09-30 1983-09-30 半導体装置

Country Status (1)

Country Link
JP (1) JPS6074551A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100188791A1 (en) * 2006-10-31 2010-07-29 Kenji Nozoe Anti-static part and its manufacturing method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5878446A (ja) * 1981-11-04 1983-05-12 Nec Corp 半導体装置
JPS6015152A (ja) * 1983-07-06 1985-01-25 住友電気工業株式会社 電波吸収体の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5878446A (ja) * 1981-11-04 1983-05-12 Nec Corp 半導体装置
JPS6015152A (ja) * 1983-07-06 1985-01-25 住友電気工業株式会社 電波吸収体の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100188791A1 (en) * 2006-10-31 2010-07-29 Kenji Nozoe Anti-static part and its manufacturing method
US8345404B2 (en) * 2006-10-31 2013-01-01 Panasonic Corporation Anti-static part and its manufacturing method

Similar Documents

Publication Publication Date Title
JPS6249741B2 (ja)
GB2039145A (en) Semiconductor device shielding
JPS6148265B2 (ja)
EP0029858B1 (en) Semiconductor device
JPS614250A (ja) 半導体装置用パツケ−ジ
US4481526A (en) Semiconductor device
JPH0221670A (ja) 太陽電池モジュール
US5264726A (en) Chip-carrier
JPH0324785B2 (ja)
JP2836165B2 (ja) チツプキヤリア
JP2576496B2 (ja) 半導体記憶装置
JP2836166B2 (ja) チツプキヤリア
JPS58124251A (ja) 樹脂封止形半導体装置
JPS63250847A (ja) 半導体装置及びその製造方法
JPS58132955A (ja) 半導体装置及びその製造方法
JPS63107155A (ja) 半導体素子のソフトエラ−防止方法
JPS58103142A (ja) 半導体装置の製造方法
JPS55143040A (en) Tape carrier type semiconductor device
JPH0738429B2 (ja) メモリ素子の製造方法
JPS60245260A (ja) 半導体素子
JPS59177954A (ja) 半導体装置
JPS5891663A (ja) 半導体装置およびその製造方法
JPS6219064B2 (ja)
JPS6150349A (ja) 半導体装置の製造方法
JPH0287652A (ja) 半導体記憶装置