JPS6074651A - 集積半導体回路の製造方法 - Google Patents

集積半導体回路の製造方法

Info

Publication number
JPS6074651A
JPS6074651A JP59181641A JP18164184A JPS6074651A JP S6074651 A JPS6074651 A JP S6074651A JP 59181641 A JP59181641 A JP 59181641A JP 18164184 A JP18164184 A JP 18164184A JP S6074651 A JPS6074651 A JP S6074651A
Authority
JP
Japan
Prior art keywords
aluminum
layer
etching
metal
semiconductor circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59181641A
Other languages
English (en)
Inventor
フランツ、ネブル
ウルリツヒ、シユワーベ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Schuckertwerke AG
Siemens Corp
Original Assignee
Siemens Schuckertwerke AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Schuckertwerke AG, Siemens Corp filed Critical Siemens Schuckertwerke AG
Publication of JPS6074651A publication Critical patent/JPS6074651A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H10W20/057—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches by selectively depositing, e.g. by using selective CVD or plating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/42—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 との発明′は、アルミニウム又はアルミニウム合金から
成る多層配線構造を備える集積半導体回路の製造方法に
関する。この多層配線構造は少くとも二つの平面内にあ
る接触導体路から構成され、これらの接触導体路は絶縁
層によって互に分離され、絶縁層に作られた接触孔を通
して電気的に結合されている。
〔従来の技術と問題点〕
２層配線構造の場合可能な最小金属格子は、写真蝕刻技
術上の要請を無視すれば後で説明するように接触用の貫
通孔の間に必要な横方向の安全間隔によって決められる
。貫通孔内では金属導体路（３） に狭窄部ができるから、貫通孔を小さくすると貫通孔内
部で第２金属層の縁端部を充分被覆することが困難にな
る。
西独国特許出願公開第２６４２４７１号公報によれば、
第１絶縁層と第２絶縁層を適当に選定し、貫通孔の形成
と適当なエツチング過程を採用して内絶縁層の貫通孔が
重なり合うようにすることにより安全間隔を無しにする
ことができる。この場合第１接触導体路面を形成する第
１アルミニウム格子はこの安全間隔分だけ縮小される。
しかし第２アルミニウム格子のエツチングに際して第１
アルミニウム格子の断面の縮小が起り、この格子が破断
されることがあるから安全間隔は保存しなければならな
い。
文献（Ｊｏｕｒｎ、ｏｆ　Ｅｌｅｃｔｒｏｃｈｅｍ、Ｓ
ｏＣ。
１３０（Ｊ１９８３．　ＩＩ）、１１３１〜１１３６）
に載せられているＴＪ　、　１３　、　Ｉ（ｏｔｈｍａ
ｎの論文によれば、縁端部被覆の問題は貫通孔をアルミ
ニウム又はアルミニウム合金で埋めることにより軽減さ
れる。
（４） しかしこの技術はひきはがし法を採用しているだｄ）高
価となり、又そこで使用されているポリイミドのＭＯＳ
構造に対する適合性も確認されていない。
欧州特許願第００１３７２８号により接触孔に対してア
ルミニウムよりもエツチング速度の遅い材料をエツチン
グ阻止層として使用することが公知である。しかしここ
でもひきはがし法が採用され又プレーナ技術によるだめ
、２層配線構造の製造工程は複雑となり高価となる。
〔発明の目的〕
この発明の目的は、アルミニウムをベースとする多層導
体路構造を備える集積半導体回路において、接触孔にお
いての第２金属層の縁端部被覆の問題と超高密度集積技
術において微細化の進行と共に生ずる接触孔の捷わりの
安全間隔の問題を解決し、実施が容易であり複雑なマス
キング工程を含捷ない製造方法を提供することである。
〔発明の要旨〕
この目的は冒頭に挙げた半導体集積回路製造方法に対し
て次の工程を採用することによって達成される。
（ａ）　第１導体路面を穆う第１絶縁層に接触孔を蝕刻
した後この接触孔内にガス相からの選択的析出により非
アルミニウム系金属層を？、■絶縁層と等しい厚さに形
成される。
（１））第２導体路面を形成するアルミニウム又はアル
ミニウム合金層を全面的に析出させる。
（Ｃ１非アルミニウム系金属が高い剛性を示す湿化学エ
ツチッグ処理により第２導体路面に構造を作る。
接、融化を埋める非アルミニウム系金属としてタングス
テン等の高融点金属あるいは高融点金属のケイ化物例え
ばケイ化タンタルを使用することもこの発明の枠内にあ
る。
その他の実施態様は特許請求の範囲第２項り、下に示さ
れている。
〔実施例〕
図面についてこの発明を更に詳細に説明する。
２層配線構造において可能ｆ、Ｃ最小金属格子が貫通孔
のまわ（伏に必要となる安全間隔ａ、１）によって決定
される情況を第５図、第６図に示す。ｌは第１アルミニ
ウム導体路層２の下にある絶縁層、３は第２アルミニウ
ム導体路層、４は第１絶縁層である。第５図から分るよ
うに狭窄部Ｃが作られることにより接触孔５内において
第２アルミニウム層３の充分な絶端被覆作用には問題が
ある。
この発明の方法では貫通孔５が埋められると共に安全距
離ａが不必要となるがこれは次のようにして実現される
： 第１図、第２図に示すように接触孔５を公知方法によっ
て蝕刻しだ後ノｆス相からの選択析出（ＣＶ　Ｄ法）に
よりケイ化タンタル層６を接触孔内に第１絶縁層４と等
しい厚さに形成さ老る。これは例えば混合比１：１０：
２の塩化タンタル、水素およびジクロルシラン（５ｉｌ
１２Ｃ１２）の混合ガスの熱分解による。混合ガスの圧
力は１３３Ｐａ　、析出温度は８５０℃とする。こハら
の値の選定により充分な塩化水素分解が起り、アルミニ
ウム以外の部分においてケイ化タンタル析出核の形成は
抑、圧される。
従って貫通孔がケイ化タンタルで埋められ、続いて析出
する第２アルミニウム導体路層３のｗ、端部被覆の問題
は解消される。タングステン又はケイ化タンタル等の非
アルミニウム系金属６を使用することにより例えばリン
酸、硝酸および水の２０：１：４混合液を使用して温度
４０℃において行なわれる第２導体路層３の構造形成に
際して第２図に°矢印７で示しだように良好なエッチス
トップが達成さね、る。これによって安全間隔ａは不必
要となり、第３図から分るように第２アルミニウム導体
路格子は２ａだけ細く、することができる。
第４図は第３図の一部を詳細に示すもので、貫通孔５に
対して第２アルミニウム導体路３の（ｒｌ置合せに誤り
があってもエッチストップ７のため第１導体路層のアル
ミニウムは充分保護されている。
この発明の方法は２ＷＩ以上の多層配線構造に対しても
有効であり、更に配線層材料の別の組合せ例えばアルミ
ニウム導体路をポリシリコン領域および単結晶シリコン
の拡散領域に結合する場合にも有効である。いずれの場
合にもアルミニウムとケイ化タンタル又はタングステン
の間の接触抵抗が低くなると同時にアルミニウムとシリ
コンの間の接触反応（例えばスパイキング）に対する障
壁作用が達成される。
【図面の簡単な説明】
第５図と第６図はこの発明が解消しようとする間ＩＰへ
点を持つ公知構造を示し、第１図と第２図は２層配線構
造をこの発明の方法によって製作する際の主要段階にお
いての断面を示し、第３図と第４図は第２図の構造の平
面図とその拡大図である。１：絶縁層、２：第１アル巨
ニウム導体路層、３〕第２アルミニウム導体路層、４−
第１絶縁層、５：接触孔、６：ケイ化タンタル層。

Claims (1)

  1. 【特許請求の範囲】 １）次の工程： （ａ）　第１導体路面（２）を覆う第１絶縁層（４）に
    接触孔（５）を蝕刻した後この接触孔内にガス相からの
    選択性の析出により非アルミニウム系金属層（６）を第
    １絶縁層（４）と等しい厚さに形成させる （ｂ）第２導体路面（３）を形成するアルミニウム又は
    アルミニウム合金の層を全面的に析出させる （Ｃ）　非アルミニウム系金属が大きな耐性を示す湿化
    学エツチングによって第２導体路面に構造を作る によることを特徴とする絶縁層（４）によって互に分離
    されて、絶縁層（４）に設けられた接触孔（５）を通し
    て電気的に結合されてニウム合金から成る接触導体路面
    （２，３）を備える集積半導体回路の製造方法。 ２）工程段（Ｃ）のエツチング剤として混合比２０：１
    ：４のリン酸（８５チ）と硝酸（６５チ）と水の混合液
    を使用し、エツチング処理を温度４０℃で行なうことを
    特徴とする特許請求の範囲第１項記載の方法。 ３）非アルミニウム系金属（６）として高融点金属例え
    ばタングステンを使用することを特徴とする特許請求の
    範囲＠１項又は第２項記載の方法。 ４）非アルミニウム系金属（６）として高融点金属のケ
    イ化物例えばケイ化タンタルを使用することを特徴とす
    る特許請求の範囲第１項又は第２項記載の方法。 ５）工程段（ａ）の選択析出を、反応に際してハロゲン
    化水素を分離する反応ガスを使用して実施することを特
    徴とする特許請求の範囲第１６）反応ガスどして塩ｒヒ
    タンタル（ＴａＣＡｓ）、水素およびハロゲン化された
    銀化合物又はフッ化タングステン（ＷＦｅ　）ならびに
    水素の混合物を使用することを特徴とする特許請求の範
    囲第５項記載の方法。
JP59181641A 1983-09-02 1984-08-30 集積半導体回路の製造方法 Pending JPS6074651A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3331759.3 1983-09-02
DE19833331759 DE3331759A1 (de) 1983-09-02 1983-09-02 Integrierte halbleiterschaltung mit einer aus aluminium oder aus einer aluminium-legierung bestehenden mehrlagenverdrahtung und verfahren zu ihrer herstellung.

Publications (1)

Publication Number Publication Date
JPS6074651A true JPS6074651A (ja) 1985-04-26

Family

ID=6208124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59181641A Pending JPS6074651A (ja) 1983-09-02 1984-08-30 集積半導体回路の製造方法

Country Status (5)

Country Link
EP (1) EP0134571B1 (ja)
JP (1) JPS6074651A (ja)
AT (1) ATE31844T1 (ja)
CA (1) CA1216964A (ja)
DE (2) DE3331759A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2566184B1 (fr) * 1984-05-11 1987-07-24 Efcis Circuits integres a plusieurs niveaux d'interconnexion en alliage d'aluminium et procede de fabrication
JPS61258453A (ja) * 1985-05-13 1986-11-15 Toshiba Corp 半導体装置の製造方法
GB8518231D0 (en) * 1985-07-19 1985-08-29 Plessey Co Plc Producing layered structures
JP2592844B2 (ja) * 1987-07-10 1997-03-19 株式会社東芝 高融点金属膜の形成方法
DE3806287A1 (de) * 1988-02-27 1989-09-07 Asea Brown Boveri Aetzverfahren zur strukturierung einer mehrschicht-metallisierung
US5627345A (en) * 1991-10-24 1997-05-06 Kawasaki Steel Corporation Multilevel interconnect structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5950544A (ja) * 1982-09-17 1984-03-23 Hitachi Ltd 多層配線の形成方法
JPS59202651A (ja) * 1983-05-04 1984-11-16 Hitachi Ltd 多層配線の形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4107726A (en) * 1977-01-03 1978-08-15 Raytheon Company Multilayer interconnected structure for semiconductor integrated circuit
CA1120611A (en) * 1978-12-29 1982-03-23 Hormazdyar M. Dalal Forming interconnections for multilevel interconnection metallurgy systems
DE3027954A1 (de) * 1980-07-23 1982-02-25 Siemens AG, 1000 Berlin und 8000 München Integrierte mos-schaltung mit mindestens einer zusaetzlichen leiterbahnebene sowie ein verfahren zur herstellung derselben
DE3132809A1 (de) * 1981-08-19 1983-03-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von integrierten mos-feldeffekttransistoren, insbesondere von komplementaeren mos-feldeffekttransistorenschaltungen mit einer aus metallsiliziden bestehenden zusaetzlichen leiterbahnebene

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5950544A (ja) * 1982-09-17 1984-03-23 Hitachi Ltd 多層配線の形成方法
JPS59202651A (ja) * 1983-05-04 1984-11-16 Hitachi Ltd 多層配線の形成方法

Also Published As

Publication number Publication date
EP0134571B1 (de) 1988-01-07
ATE31844T1 (de) 1988-01-15
DE3468587D1 (en) 1988-02-11
DE3331759A1 (de) 1985-03-21
EP0134571A1 (de) 1985-03-20
CA1216964A (en) 1987-01-20

Similar Documents

Publication Publication Date Title
JPH0514417B2 (ja)
JPS6074651A (ja) 集積半導体回路の製造方法
JP3027946B2 (ja) 半導体装置およびその製造方法
JP2006294771A (ja) 半導体装置の製造方法
JPH10209276A (ja) 配線形成方法
JPS62269340A (ja) 絶縁分離層にあけられた接触孔にタングステンを充填する方法
WO1995028000A2 (en) Method of manufacturing a semiconductor device with a multilayer wiring structure containing narrow vias
JP3413697B2 (ja) 配線形成方法
JPH079893B2 (ja) 半導体装置の製造方法
JP3323264B2 (ja) 半導体装置の製造方法
JPH045823A (ja) 半導体装置及びその製造方法
JP2983098B2 (ja) 半導体装置の製造方法
JPH01270333A (ja) 半導体装置の製造方法
JPH04340254A (ja) 半導体装置の製造方法
JP2998719B2 (ja) 半導体装置
JP2727574B2 (ja) 半導体装置の製造方法
JPS59155148A (ja) 半導体装置の製造方法
JPH0391929A (ja) 半導体装置の製造方法
JPH01198031A (ja) 半導体装置の製造方法
JP2010087202A (ja) 半導体装置の製造方法
JPH0349252A (ja) 半導体装置の製造方法
JPH0251273A (ja) 半導体集積回路装置
JPH08213395A (ja) 半導体装置の製造方法
JPH01244646A (ja) 半導体装置の製造方法
JPH1126580A (ja) 半導体装置の製造方法