JPH0514417B2 - - Google Patents

Info

Publication number
JPH0514417B2
JPH0514417B2 JP58223569A JP22356983A JPH0514417B2 JP H0514417 B2 JPH0514417 B2 JP H0514417B2 JP 58223569 A JP58223569 A JP 58223569A JP 22356983 A JP22356983 A JP 22356983A JP H0514417 B2 JPH0514417 B2 JP H0514417B2
Authority
JP
Japan
Prior art keywords
film
layer wiring
forming
connection hole
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58223569A
Other languages
English (en)
Other versions
JPS60115245A (ja
Inventor
Ryoichi Hazuki
Takahiko Morya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP58223569A priority Critical patent/JPS60115245A/ja
Priority to DE8484308246T priority patent/DE3479366D1/de
Priority to US06/675,859 priority patent/US4582563A/en
Priority to EP84308246A priority patent/EP0143652B1/en
Publication of JPS60115245A publication Critical patent/JPS60115245A/ja
Publication of JPH0514417B2 publication Critical patent/JPH0514417B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H10W20/057—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches by selectively depositing, e.g. by using selective CVD or plating

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体装置の製造方法に係わり、特
に多層の配線パターンを断線なく形成する方法に
関する。
〔発明の技術的背景とその問題点〕
第１図は従来の二層配線構造の半導体装置の一
例である。拡散層１１ａ，１１ｂを含む素子が形
成されたシリコン基板１０上に、第１の絶縁膜１
２を介して第１層アルミニウム配線１３を形成
し、更にこの上に第２の絶縁膜１４を介して第２
層アルミニウム配線１５を形成している。図の場
合、第１層配線１３は第１の絶縁膜１２に設けた
接続孔を介して拡散層１１ａに接続され、第２層
配線１５は第１、第２の絶縁膜１２，１４を貫通
して設けられた接続孔を介して拡散層１１ｂに接
続されている。ところで、微細多層配線構造で
は、接続孔は反応性イオンエツチング（RIE）法
等により開けられるのでその断面ほ急峻な側壁を
有している。このとき、第２層配線１５は第１層
配線１３に比べて、より高い段差をもつ接続孔の
上に形成されるため、接続孔側壁面には配線層が
薄く形成されるようになり、所謂シヤドウイング
効果のため、配線の断線を招き、半導体装置の信
頼性低下を招く。
この問題を解決するために、第２図に示す如
く、本来必要な第１層配線１３ａの他に第２層配
線のための中継用第１層配線１３ｂを第１の絶縁
膜１２上に形成し、第２の絶縁膜１４でおおつた
後、中継用第１層配線１３ｂに接続する第２層配
線１５を形成する方法がある。この方法によれ
ば、二層の絶縁膜を貫通する接続孔を用いないた
め、一応上記した問題は解決される。
しかしこの場合は、第２層配線１５を中継用第
１層配線１３ｂに接続するための第２の絶縁膜１
４に形成する接続孔位置を、拡散層１１ｂ上の接
続孔位置に重ねると、凹凸が大きくなるため、こ
れら２つの接続孔は図示のようにある程度離す必
要があり、このため集積度が低下する。
〔発明の目的〕
本発明の目的は、素子の集積度を低下させるこ
となく、絶縁膜の接続孔での上層配線例えば２層
目の配線の断線を防止することができ、信頼性の
向上をはかり得る半導体装置の製造方法を提供す
ることにある。
〔発明の概要〕
第１の発明は、素子形成された半導体基板上に
第１の絶縁膜を形成する工程と、この第１の絶縁
膜を選択エツチングして第１層配線を基板に接続
するための第１の接続孔を形成する工程と、形成
された第１の接続孔に金属化合物ガスを用いた選
択気相成長法により金属膜または金属硅化物膜を
埋込む工程と、この後金属或は金属硅化物の第１
層配線を形成した後全面に第２の絶縁膜を形成す
る工程と、この第２の絶縁膜を選択エツチングし
て第１の接続孔上に第２層配線を第１層配線に接
続するための第２の接続孔を第１の接続孔の位置
上に形成する工程と、この第２の接続孔に金属化
合物ガス及びSi−Ｈ結合ガスを用いた選択気相成
長法により金属硅化物膜を埋込む工程と、この後
第２層配線を形成する工程とを備えたことを特徴
とする半導体装置の製造方法を提供するものであ
る。
また、第２の発明は、素子形成された半導体基
板上に第１の絶縁膜を形成する工程と、この第１
の絶縁膜を選択エツチングして第１層配線を基板
に接続するための第１の接続孔を形成する工程
と、形成された第１の接続孔に金属化合物ガスを
用いた選択気相成長法により金属膜または金属硅
化物膜を埋込む工程と、この後アルミニウムの第
１層配線を形成した後全面に第２の絶縁膜を形成
する工程と、この第２の絶縁膜を選択エツチング
して第１の接続孔上に第２層配線を第１層配線に
接続するための第２の接続孔を第１の接続孔の位
置上に形成する工程と、この第２の接続孔に金属
化合物ガス及びSi−Ｈ結合ガスを用いた選択気相
成長法により金属硅化物膜を埋込む工程と、この
後第２層配線を形成する工程とを備えたことを特
徴とする半導体装置の製造方法を提供するもので
ある。
〔発明の効果〕
本発明によれば、多層配線において、素子の集
積度を低下させることなく、絶縁膜に設けた接続
孔での上層配線の断線を防止することができ、素
子信頼性の向上をはかり得る。特に本発明は、高
密度集積回路の多層配線形成に極めて有効とな
る。
また、還元剤にSi−Ｈ結合ガスを使用している
ため、下地を金属とする開孔内に金属硅化物を広
い温度範囲で高い堆積速度を保つたまま選択形成
することができる。これにより、層間絶縁膜の体
積収縮に起因した配線の段線の問題やアルミニウ
ム配線のヒロツク発生に起因した配線間のリーク
電流の問題点を回避できる。しかし、この成膜時
の選択性は極めて高く、1μｍ以上の深い開孔を
もつ金属硅化物を埋め込むことができる。
［発明の実施例］ 第３図ａからｇは本発明の一実施例を示す工程
断面図である。まずａに示す如く、拡散層２１
ａ，２１ｂを含む素子が形成されたシリコン基板
２０上に、第１の絶縁膜として例えば膜厚1μｍ
の酸化シリコン膜２２を被着し、この酸化シリコ
ン膜２２上にマスクとして例えば膜厚1μｍのホ
トレジスト２３を塗布したのち、パターニングに
よりエツチング窓を形成する。次いで例えばCF4
とH2との混合ガスを用いた反応性イオンエツチ
ング法により、異方性エツチングの条件下で、ｂ
に示す如く酸化シリコン膜２２を選択エツチング
し、拡散層２１ａ，２１ｂ上に第１の接続孔２４
ａ，２４ｂを形成してその後レジスト２３を除去
する。接続孔２４ａは第１層配線用、接続孔２４
ｂは第２層配線用である。
次に、ｃに示す如く、酸化シリコン膜２２の接
続孔２４ａ，２４ｂのみに、例えばWF6（六弗化
タングステン）ガスとH2ガスを用いた気相成長
法によりＷ（タングステン）膜２５ａ，２５ｂを
約1μｍの厚さ埋込む。この時のＷ膜の被着条件
としては基板温度250℃〜400℃、反応炉内の圧力
１×10-2〜760Torr、WF6ガスの分圧１×10-4〜
５×10-2Torrの範囲が望ましい。
次に例えば膜厚0.8μｍのアルミニウム膜をスパ
ツタ法等により被着し、例えばCCl4とCl2を用い
た反応性イオンエツチング法により、ｄに示すよ
うに第１層アルミニウム配線２６ａ，２６ｂを形
成したのち、第２の絶縁膜として、例えば酸化シ
リコン膜２７を膜厚1μｍ被着し、この酸化シリ
コン膜２７上にマスクとして例えばホトレジスト
２８を塗布し、パターニングにより、エツチング
窓を形成する。そしてｅに示すように、酸化シリ
コン膜２７をエツチングして第２の接続孔２９を
形成する。この第２の接続孔２９は第１の接続孔
２４ｂの位置に重なる状態とする。この後、ｆに
示すように、WF6等の金属化合物ガスとSiH4、
SiH2Cl2等との混合ガスを用いて、気相成長によ
り接続孔２９にタングステン硅化物膜３０を埋込
む。そして例えば膜厚0.8μｍのアルミニウム膜を
蒸着し、ｇに示すようにパターニングして第２層
アルミニウム配線３１を形成する。図では省略し
たが、第１層アルミニウム配線２６ａに対しても
必要な位置で同様にして第２層アルミニウム配線
を接続させる。
この実施例によれば、基板の拡散層２１ｂに接
続させるべき第２層配線３１を、直接接続させる
ことなく、Ｗ膜２５ｂ、タングステン硅化物膜３
０および中継のための第１層配線２５ｂを介して
接続させている。従つてこの部分で厚い積層絶縁
膜に深い接続孔を形成することなく、また余分な
面積も必要とせず、配線の断線がない高密度集積
回路を得ることができる。
本発明は上述した実施例に限定されるものでは
ない。例えば、上記実施例の第３図ｃ，ｆに示し
た工程ではＷ膜、タングステン硅化物膜を酸化シ
リコン膜に開孔した接続孔の深さと同じ厚さだけ
被着したが、Ｗ膜、タングステン硅化物膜の膜厚
を接続孔の深さの半分、上記実施例の場合に対し
ては0.5μｍ程度としても本発明の効果は十分であ
る。また、上記実施例ではWF6ガスによるＷ膜
の気相成長を用いた場合について説明したが、タ
ングステン塩化物を用いてもよいし、更にモリブ
デン、ニオブ、タンタル、チタンの弗化物および
塩化物による気相成長膜を利用することもでき
る。また、これらの金属化合物ガスとSiH4、
SiH2、Cl2等との混合ガスを用いて、選択気相成
長法により上層の接続孔２９に高融点金属硅化物
膜を埋め込んでも良い。
また、第１、第２の絶縁膜としては酸化シリコ
ン膜に限らず、窒化シリコン膜や燐、砒素、硼素
等の不純物を含んだシリケートガラス膜或いはそ
れらの積層膜でもよい。さらに上記実施例では第
１層目および第２層目の配線としてアルミニウム
膜を用いたが、モリブデン、タングステン、白
金、金等の金属やそれらの硅化物などでもよく、
さらには、前記各膜の積層膜に対しても本発明は
有効である。
また上記実施例において、第１層アルミニウム
配線２６ａ，２６ｂのうち２６ｂは中継用として
設けたものである。
最後に、上記実施例では２層配線について述べ
たが、本発明は３層以上の多層配線においても有
効であることは言うまでもない。
【図面の簡単な説明】
第１図及び第２図は従来例を示す断面図、第３
図ａからｇは本発明の一実施例を示す工程断面図
である。 ２０……シリコン基板、２１ａ，２１ｂ……拡
散層、２２……酸化シリコン膜（第１の絶縁膜）、
２４ａ，２４ｂ……第１の接続孔、２５ａ，２５
ｂ……Ｗ膜、２６ａ，２６ｂ……第１層アルミニ
ウム配線、２７……酸化シリコン膜（第２の絶縁
膜）、２９……第２の接続孔、３０……Ｗ膜、３
１……第２層アルミニウム配線。

Claims (1)

  1. 【特許請求の範囲】 １ 素子形成された半導体基板上に第１の絶縁膜
    を形成する工程と、この第１の絶縁膜を選択エツ
    チングして第１層配線を基板に接続するための第
    １の接続孔を形成する工程と、形成された第１の
    接続孔に金属化合物ガスを用いた選択気相成長法
    により金属膜または金属硅化物膜を埋込む工程
    と、この後金属或は金属硅化物の第１層配線を形
    成した後全面に第２の絶縁膜を形成する工程と、
    この第２の絶縁膜を選択エツチングして第１の接
    続孔上に第２層配線を第１層配線に接続するため
    の第２の接続孔を第１の接続孔の位置上に形成す
    る工程と、この第２の接続孔に金属化合物ガス及
    びSi−Ｈ結合ガスを用いた選択気相成長法により
    金属硅化物膜を埋込む工程と、この後第２層配線
    を形成する工程とを備えたことを特徴とする半導
    体装置の製造方法。 ２ 素子形成された半導体基板上に第１の絶縁膜
    を形成する工程と、この第１の絶縁膜を選択エツ
    チングして第１層配線を基板に接続するための第
    １の接続孔を形成する工程と、形成された第１の
    接続孔に金属化合物ガスを用いた選択気相成長法
    により金属膜または金属硅化物膜を埋込む工程
    と、この後アルミニウムの第１層配線を形成した
    後全面に第２の絶縁膜を形成する工程と、この第
    ２の絶縁膜を選択エツチングして第１の接続孔上
    に第２層配線を第１層配線に接続するための第２
    の接続孔を第１の接続孔の位置上に形成する工程
    と、この第２の接続孔に金属化合物ガス及びSi−
    Ｈ結合ガスを用いた選択気相成長法により金属硅
    化物膜を埋込む工程と、この後第２層配線を形成
    する工程とを備えたことを特徴とする半導体装置
    の製造方法。
JP58223569A 1983-11-28 1983-11-28 半導体装置の製造方法 Granted JPS60115245A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP58223569A JPS60115245A (ja) 1983-11-28 1983-11-28 半導体装置の製造方法
DE8484308246T DE3479366D1 (en) 1983-11-28 1984-11-28 Process for forming multi-layer interconnections
US06/675,859 US4582563A (en) 1983-11-28 1984-11-28 Process for forming multi-layer interconnections
EP84308246A EP0143652B1 (en) 1983-11-28 1984-11-28 Process for forming multi-layer interconnections

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58223569A JPS60115245A (ja) 1983-11-28 1983-11-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS60115245A JPS60115245A (ja) 1985-06-21
JPH0514417B2 true JPH0514417B2 (ja) 1993-02-25

Family

ID=16800215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58223569A Granted JPS60115245A (ja) 1983-11-28 1983-11-28 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US4582563A (ja)
EP (1) EP0143652B1 (ja)
JP (1) JPS60115245A (ja)
DE (1) DE3479366D1 (ja)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5846193B2 (ja) * 1980-07-15 1983-10-14 株式会社東芝 半導体装置
US4693783A (en) * 1984-12-31 1987-09-15 Gte Laboratories Incorporated Method of producing interconnections in a semiconductor integrated circuit structure
US5084414A (en) * 1985-03-15 1992-01-28 Hewlett-Packard Company Metal interconnection system with a planar surface
US4933742A (en) * 1985-03-22 1990-06-12 General Electric Company Metallization contact system for large scale integrated circuits
JP2581666B2 (ja) * 1985-09-06 1997-02-12 株式会社日立製作所 配線構造体の製造方法
US4814285A (en) * 1985-09-23 1989-03-21 Harris Corp. Method for forming planarized interconnect level using selective deposition and ion implantation
US4926236A (en) * 1986-02-12 1990-05-15 General Electric Company Multilayer interconnect and method of forming same
US4840923A (en) * 1986-04-30 1989-06-20 International Business Machine Corporation Simultaneous multiple level interconnection process
JPS62260340A (ja) * 1986-05-06 1987-11-12 Toshiba Corp 半導体装置の製造方法
US4968644A (en) * 1986-06-16 1990-11-06 At&T Bell Laboratories Method for fabricating devices and devices formed thereby
US4721689A (en) * 1986-08-28 1988-01-26 International Business Machines Corporation Method for simultaneously forming an interconnection level and via studs
JPS6381948A (ja) * 1986-09-26 1988-04-12 Toshiba Corp 多層配線半導体装置
US5063175A (en) * 1986-09-30 1991-11-05 North American Philips Corp., Signetics Division Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material
US4747211A (en) * 1987-02-09 1988-05-31 Sheldahl, Inc. Method and apparatus for preparing conductive screened through holes employing metallic plated polymer thick films
JPS63211650A (ja) * 1987-02-26 1988-09-02 Seiko Instr & Electronics Ltd 半導体装置の製造方法
CA1306072C (en) * 1987-03-30 1992-08-04 John E. Cronin Refractory metal - titanium nitride conductive structures and processes for forming the same
JPS63283040A (ja) * 1987-05-15 1988-11-18 Toshiba Corp 半導体装置
JP2798250B2 (ja) * 1987-06-01 1998-09-17 ゼネラル・エレクトリック・カンパニイ アルミニウム物質との低抵抗接点形成方法，およびアルミニウムとの低抵抗接点
JP2592844B2 (ja) * 1987-07-10 1997-03-19 株式会社東芝 高融点金属膜の形成方法
US5223455A (en) * 1987-07-10 1993-06-29 Kabushiki Kaisha Toshiba Method of forming refractory metal film
US4902645A (en) * 1987-08-24 1990-02-20 Fujitsu Limited Method of selectively forming a silicon-containing metal layer
US4764484A (en) * 1987-10-08 1988-08-16 Standard Microsystems Corporation Method for fabricating self-aligned, conformal metallization of semiconductor wafer
US4948755A (en) * 1987-10-08 1990-08-14 Standard Microsystems Corporation Method of manufacturing self-aligned conformal metallization of semiconductor wafer by selective metal deposition
US4879257A (en) * 1987-11-18 1989-11-07 Lsi Logic Corporation Planarization process
US4963511A (en) * 1987-11-30 1990-10-16 Texas Instruments Incorporated Method of reducing tungsten selectivity to a contact sidewall
US5055423A (en) * 1987-12-28 1991-10-08 Texas Instruments Incorporated Planarized selective tungsten metallization system
NL8800221A (nl) * 1988-01-29 1989-08-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US5266835A (en) * 1988-02-02 1993-11-30 National Semiconductor Corporation Semiconductor structure having a barrier layer disposed within openings of a dielectric layer
US4926237A (en) * 1988-04-04 1990-05-15 Motorola, Inc. Device metallization, device and method
US4910168A (en) * 1988-05-06 1990-03-20 Mos Electronics Corporation Method to reduce silicon area for via formation
US5110762A (en) * 1988-07-07 1992-05-05 Kabushiki Kaisha Toshiba Manufacturing a wiring formed inside a semiconductor device
JPH0226049A (ja) * 1988-07-14 1990-01-29 Matsushita Electron Corp 半導体装置の製造方法
US4983543A (en) * 1988-09-07 1991-01-08 Fujitsu Limited Method of manufacturing a semiconductor integrated circuit having an interconnection wire embedded in a protective layer covering the semiconductor integrated circuit
JPH0828473B2 (ja) * 1988-09-29 1996-03-21 三菱電機株式会社 半導体装置およびその製造方法
US5008730A (en) * 1988-10-03 1991-04-16 International Business Machines Corporation Contact stud structure for semiconductor devices
JP2666427B2 (ja) * 1988-11-15 1997-10-22 日本電気株式会社 半導体装置の製造方法
US4998151A (en) * 1989-04-13 1991-03-05 General Electric Company Power field effect devices having small cell size and low contact resistance
US5051812A (en) * 1989-07-14 1991-09-24 Hitachi, Ltd. Semiconductor device and method for manufacturing the same
US4933303A (en) * 1989-07-25 1990-06-12 Standard Microsystems Corporation Method of making self-aligned tungsten interconnection in an integrated circuit
US4975386A (en) * 1989-12-22 1990-12-04 Micro Power Systems, Inc. Process enhancement using molybdenum plugs in fabricating integrated circuits
JPH04226054A (ja) * 1990-03-02 1992-08-14 Toshiba Corp 多層配線構造を有する半導体装置及びその製造方法
US5141897A (en) * 1990-03-23 1992-08-25 At&T Bell Laboratories Method of making integrated circuit interconnection
US5189506A (en) * 1990-06-29 1993-02-23 International Business Machines Corporation Triple self-aligned metallurgy for semiconductor devices
US5213999A (en) * 1990-09-04 1993-05-25 Delco Electronics Corporation Method of metal filled trench buried contacts
US5300813A (en) 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5504375A (en) * 1992-03-02 1996-04-02 International Business Machines Corporation Asymmetric studs and connecting lines to minimize stress
US5486493A (en) * 1994-02-25 1996-01-23 Jeng; Shin-Puu Planarized multi-level interconnect scheme with embedded low-dielectric constant insulators
US5726498A (en) * 1995-05-26 1998-03-10 International Business Machines Corporation Wire shape conferring reduced crosstalk and formation methods
US5684331A (en) * 1995-06-07 1997-11-04 Lg Semicon Co., Ltd. Multilayered interconnection of semiconductor device
FR2736206B1 (fr) * 1995-06-30 1997-08-08 Commissariat Energie Atomique Procede de realisation d'un substrat d'interconnexion permettant de connecter une puce sur un substrat de reception
US5851923A (en) * 1996-01-18 1998-12-22 Micron Technology, Inc. Integrated circuit and method for forming and integrated circuit
US5897342A (en) * 1996-01-29 1999-04-27 United Microelectronics Corp. Multilayer interconnection technique
JP3147144B2 (ja) * 1996-04-09 2001-03-19 日本電気株式会社 半導体装置及びその製造方法
JPH09289250A (ja) * 1996-04-24 1997-11-04 Nec Corp 半導体装置の製造方法
US5668036A (en) * 1996-06-21 1997-09-16 Vanguard International Semiconductor Corporation Fabrication method of the post structure of the cell for high density DRAM
US6077768A (en) * 1996-07-19 2000-06-20 Motorola, Inc. Process for fabricating a multilevel interconnect
US5783485A (en) * 1996-07-19 1998-07-21 Motorola, Inc. Process for fabricating a metallized interconnect
JPH10107140A (ja) * 1996-09-26 1998-04-24 Nec Corp 多層配線半導体装置とその製造方法
JP2904163B2 (ja) * 1996-12-11 1999-06-14 日本電気株式会社 半導体装置の製造方法
JP3027951B2 (ja) * 1997-03-12 2000-04-04 日本電気株式会社 半導体装置の製造方法
TW449880B (en) * 1998-06-04 2001-08-11 United Microelectronics Corp Metal planarization method of embedded DRAM

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3477872A (en) * 1966-09-21 1969-11-11 Rca Corp Method of depositing refractory metals
JPS6025895B2 (ja) * 1975-09-29 1985-06-20 株式会社東芝 半導体装置の製造方法
US4307179A (en) * 1980-07-03 1981-12-22 International Business Machines Corporation Planar metal interconnection system and process
US4367119A (en) * 1980-08-18 1983-01-04 International Business Machines Corporation Planar multi-level metal process with built-in etch stop
JPS5776833A (en) * 1980-09-04 1982-05-14 Applied Materials Inc Heat resistant metal depositing method and product thereof
US4330931A (en) * 1981-02-03 1982-05-25 Intel Corporation Process for forming metal plated regions and lines in MOS circuits
DE3132809A1 (de) * 1981-08-19 1983-03-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von integrierten mos-feldeffekttransistoren, insbesondere von komplementaeren mos-feldeffekttransistorenschaltungen mit einer aus metallsiliziden bestehenden zusaetzlichen leiterbahnebene
JPS5982746A (ja) * 1982-11-04 1984-05-12 Toshiba Corp 半導体装置の電極配線方法

Also Published As

Publication number Publication date
EP0143652B1 (en) 1989-08-09
US4582563A (en) 1986-04-15
DE3479366D1 (en) 1989-09-14
EP0143652A2 (en) 1985-06-05
JPS60115245A (ja) 1985-06-21
EP0143652A3 (en) 1986-09-24

Similar Documents

Publication Publication Date Title
JPS60115245A (ja) 半導体装置の製造方法
JPH0917785A (ja) 半導体装置のアルミニウム系金属配線
JP2000332103A (ja) 半導体装置、その製造方法およびその製造装置
JPH04355951A (ja) 半導体装置及びその製造方法
JPH0974095A (ja) 半導体装置の製造方法
JPS61214449A (ja) 半導体素子の製造方法
JP2933766B2 (ja) 半導体装置およびその製造方法
JP2983098B2 (ja) 半導体装置の製造方法
JPH0234957A (ja) 半導体装置の製造方法
JP3413697B2 (ja) 配線形成方法
JPH0453130A (ja) 半導体装置およびその製造方法
JP3254763B2 (ja) 多層配線形成方法
JPH11265938A (ja) 半導体装置及びその製造方法
JP2723560B2 (ja) 半導体装置の製造方法
JPH04348548A (ja) 半導体装置及びその製造方法
JPS6349901B2 (ja)
JPH03280545A (ja) 半導体装置の配線形成方法
JPH04214653A (ja) 半導体装置の配線構造及びその形成方法
JPH04127425A (ja) 半導体集積回路の製造方法
JPH05304216A (ja) 半導体装置
JPH03214735A (ja) 半導体装置の製造方法
JPH0499317A (ja) 半導体装置の製造方法
JPS62219542A (ja) 半導体装置の製造方法
JPH1145936A (ja) 半導体装置およびその製造方法
JPH10125679A (ja) 半導体素子およびその製造方法