JPS6076082A - 磁気バブル素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、磁気バブルメモリ素子にかかわシ、特に情報
処理分野において、大容量の不揮発生の固体メモリとし
て有望視されている磁気バブルメモリ素子に関するもの
である。

従来のこの種の磁気バブルメモリ素子として、ＩＭｂ以
上に大容量化しても、性能を落さない素子として、いわ
ゆる、オンチップキャッシュ方式のメジャーライン・マ
イナループ構成のチップがあり、たとへは、１９８１年
１１月発行のアイ・イー・イー・イー・トランザクショ
ンズ・オン・マグネティックス（ＪＥＥＲＴｒａｎｓａ
ｃｔｉｏｎｓ　ｏｎＭａｇｎｅｔｉｃｓ）、第１７巻、
第６号、第３０３８〜３０４０頁に記載されている。

しかるに、上述のバブルメモリ素子では、オンチップキ
ャツシ二方式のメジャーマイナループ構成のストレージ
・ユニットの薄膜デテクタと、単ビツトルーズのメジャ
ーマイナループ構成のハウスキーパΦユニットの薄膜デ
テクタとが、１８００位相差をもって動作するように、
チ璽プの両端に対向配置され、チップ外でこれらな直列
に接続して差動増巾器でセンス出力を弁別するようにな
っているか、回転磁界からの銹導雑音が小さくならず、
センスエラーな生じ、バブルの信頼性を低下させ大きな
間組になっていた。

本発明の第１の目的は、上述の欠点を除去した、すなわ
ち、センスエラーのない高信頼の改良された磁気バブル
メモリ素子を提供するととｋある。

本発明の第２の目的は、高性能且つ大容量のバプルメそ
り素子を提供することにある。

本発明の第３の目的は、制御の容易で、安価なバブルメ
モリ素子を提供することにある。

本発明の要旨は、メジャーマイナループまたはメジャー
ライン響マイナループ構成の（フィールドアクセス形の
）磁気バブル素子において、並置した２つのストレッチ
ャ上に各々配置され、牛同期異なる位相差で動作する第
１と第２の薄膜デテクタを（同一チップ上で）直列に接
続したことな特徴とする磁気バブルメモリ素子にある。

以下、本発明を図面を用いて詳ａに説明する。

第１図は、従来のＩ　Ｍ　ｌ）のメジャーライン・マイ
ナループ構成の磁気バブルメモリ素子を示し、；ｉ　１
図（Ａ）は、チップの構成図を、第１図（Ｉ３）は、デ
テクタ部分の結線図を示す。第１図囚の中で、ＩＭｂチ
ップ１００には、オンチップキャッシュ方式のメジャー
ライン・マイナループ構成のストレージ・ユニット１０
１と単ビット長のマイナループを存するメジャーライン
・マイナループ構成のハウスキーパ・ユニット１０２０
２つのユニットがチップの左右に対向配置されている。

ストレージユニット１０１は、ジェネレータ１２０とデ
テクタ１３００ついたメジャーライン１１０に、リプリ
ケート・トランスファゲート１４０を介して、トルース
ワップゲート１７０で連結した大小二つのマイナループ
１５０と１６０とで構成されている。

小マイナループ１５０はキャシュと呼ばれておシ、使用
頻度の高いデータを小マイナに入れ、使用頻度の低いデ
ータを大マイナに入れるようにトルースワップゲート１
７０を制御することにニジ、平均的なアクセス時間を著
しく小さくできるので、庫性能のメモリ素子として注目
されている。

一方、ハウスキーパユニット１０２は、シｓ、ネレータ
１２１とデテクタ１３１に継がるメジャライ７１１１に
、、単ビット長のマイナループ１５１をリプリケート・
トランスファゲート１４１を介して継げたものであシ、
単ビットの各マイナループ上のバブルの有無が、ストレ
ージュニツ）の各マイナループの欠陥の所在を示すよう
になっておシ、両ユニットを並列に動作させて、ノ・ウ
スキーパユニットのデテクタ出力を見ながら、ストレー
ジユニットのリード・ライトの制御をするようになって
いる。この様なハウスキーパは、信頼性が高く、外部に
レジスタを不要とするので、安価なバブル素子を与える
に有効である。

さて、第１図（均には、特暇リード・ライト制−に重要
な働きをするデテクタの部分を拡大して示したものであ
る。ストレージユニット上のデテクタ１３０は、メジャ
ーライン１１０に継がる拡大ストレッチャ１３０−１上
の薄膜デテクタ（マクテイプデテクタという）１３０−
３とメジャライン１１０に継がらぬ拡大ストレッチャ１
３０−２上の薄膜デテクタ（ダミーデテクタという）　
１３０−４の対として構成され、ノ・ウスキーパユニッ
ト上のデテクタ１３１は、メジャーライン１１１に継が
る拡大ストレッチャ１３０−２上の薄膜デテクタ（アク
ティブデテクタ）１３１−１と、メジャ・ライン１１１
に継がらぬ拡大ストレッチャ１３１−２上の′ｆ４膜デ
テクタ（ダミーデテクタ）１３１−４の対とに構成され
ており、両ユニットのアクティブおよびダミーデテクタ
同志をチップ外のり−ド１９０と１９１で直列に接続し
、差動増巾器１８０に接続されている。アクティブデテ
クタには、バブルの拡大したストライプドメインが通過
するが、ダミーデテクタには、通過することがなく、差
動増ｌ］器でのノイズバランスをとるために付けたもの
である。ストレーでユニットのデテスタ１３０とハウス
キーパユニットのデテクタ１３１は、は！同形状である
が、幾可学的に１８０°回転させたものであシ、これに
よって、一方にストライブトメンが通過するとき、他方
になく、シたがって、デテクタが直列に健っていても、
回転磁界の１周期内に、それぞれ、別の動作位相で信号
を弁別でき、差動増巾器を１ケで済ますことができる。

７ヒとえば、ｐ１転磁界のａ位相の時、ハウスキーパユ
ニットのデテクタ１３１−３をストライプドメイン１９
０−１が通過し、差動増巾器１８０に出力信号を出し、
これより、１８０′回転したｂ位相時に、ストレージユ
ニットのデテクタ１３０−３をストライプドメイン１９
０−２が通過し差動増巾器１８０に出力信号を出すこと
になる。仁の様に、回転磁界の１周期内に、へウスキー
パとストレージの両ユニットのデテクタ信号を弁別でき
、もし、ハウスキーパからのデテクタ信号が′−０”の
ときは、ストレージの対応するマイナループが欠陥であ
るとして、リードライトをスキップするようにしである
。

この様な動作をさせるとき、ハウスキーパとストレージ
ユニットのデテクタ信号がうまく弁別されることか必要
であるが、両デテクタを直列忙接続するリード線がチッ
プ外のプレーン基板上でなされ、大きなループを構成す
るために、回転磁界からの誘導雑音を受けやすく、アク
ティブとダミーとの差動増巾な行なっても、消去しきれ
ぬ程の雑音が残ってしまい、センスエ乏−の原因になる
。

たとえば、センス信号１０ｍＶに対し、雑音が、５ｍＶ
程度になることは、ざらにあシ、大きな問題となってい
た。これは、１畝局、チップ上でのデテクタの配置に問
題があシ、且つ、リードをチップ外で探るようにしてし
またことに依るものである。

そこで、本発明では、チップ内で、直列接続し、センス
雑音を少さくしうる踪にデテクタを改良しタチツフ１４
　成に変虹することにより、七ンスエシーを除去するこ
とを可能（Ｃするものである。

第２□□□は、本発明の第１の実施例を示す図であり、
同図（５）は、バブル素子のチッグ傍成図、（［３）は
、デテクタ部分の拡大結線図、（Ｃ）は、センス信号形
の一例である。本実ｈ　ｕｔ＞では、ストレージ・ユニ
ット２０１は、ジニネレ〜り２２０とデテクタ２２０と
デテクタ２３１の継がるメジャライン２１０Ｋ、大マイ
ナループ（ストレージ）２６０がトルースワッグゲート
２７０で連結した小マイナループ（キャシユ）２５０が
、リプリケート・トランスファゲート２４０を介して継
かった、オンチップキャシユ方式のメジャー２インマイ
ナループ構成をとっており、これとメジャーライン側に
、ハウスキーパユニット２０２を並置するようにしであ
る。ハウスキーパユニット２０２は。ジェネレータ２２
１とデテクタ２３２の継かったメジャーライン２１１に
、単ループマイナループ２５１をリプリケート・トラン
スファゲート２４１を介して継げたものである。これが
、第１図に示した従来のチップ構成と異なるのは、スト
レージユニットとハウスキーパユニットのデテクタ（第
１と第２のデテクタ）を並置させ、両デテクタを（チッ
プ内で）直列に接続して、あたかも、１ケのデテクタ２
３０とし′″Ｃ扱えるように改良した点にある。この様
な改良は、デテクタ２３０のサイズが小さく、接続のた
めのリード長が短かくなるために１回転磁界による誘導
雑音を１ケのデテクタ並みに小さくできる利点が生じ、
従来の問題点を改善できる。とζろで、仁の様な改善が
可能になったのは、シェブロンストレッチャ上に置く薄
膜デテクタの位置ＶＣよって、位相特性が変ることに着
目して実現したものであり、従来と違って同一方向に拡
大するストレッチャデテクタを並置した構造でも、スト
レージユニットとハウスキーパユニットで薄膜デテクタ
の位置をずらすだけで、１８０位相差を持つセンス出力
として弁別することができる。たとえば、同図（Ｂ）で
は、ストレージユニットのアクティブ−ストレッチャは
２３１−１であり、ダミーストレッチャは２３１−２で
示されており、これらのシェブロン上に置いた薄膜デテ
クタは２３１−３と２３１−４として示される。アクテ
ィブデテクタ２３１−３には、メジャライン２１０から
来たバブルが拡大されストライプドメイン２９０−１と
なったときに、磁気抵抗変化を生じる。

一方、ハウスキーパユニットのアクティブストレッチャ
は２３０−１であり、ダミーストレッチャは２３０−２
で示され、これらは、ストレージユニットに並置した全
く同じものである。しかし、ノ１ウスキーパの薄膜デテ
クタ（第２の薄膜デテクタ）２３０−３と２３０−４は
、ストレージユニットの薄膜デテクタ（第１の薄膜デテ
クタ）２３１−３と２３１−４　と同一列のシェブロン
ストレッチャ上ニあるが、９エプロンの入口付近に配置
しである点が異なっている。この様に、第１と第２の薄
膜デテクタの位置をずらすことにより、ストレージユニ
ットの薄膜デテクタ２３１−３より、半同期前にメジャ
ライ／２１１から来たパズルの拡大したストレッチドメ
イン２９０−３を検知することができる。たとえば同図
に示す回転磁界のａ位相時に、ハウスキーパ側のデテク
タ検知され、ｂ位相時にストレージ側のデテクタが検知
でき、両デテクタを直列に継いでいても、センス増巾器
２８０で完全に弁別できる。同図（Ｑには、この時のセ
ンス出力Ｖ８を、回転磁界Ｈｒと共に示し、）・ウスキ
ーパ側のセンス出力とストレージ側のセンス出力とが、
ａ、ｂ位相に交互に検知される。この時のセンス出力の
大きさは、信号が１０ｍＶに対して、雑音は１ｍＶ以下
になり、センスによるエラーは皆無にすることができた
。

第３図は、本発明の第２の実施例を示す図であり、同図
囚は、デテクタ部分の拡大結線図、（Ｂ）はセンス信号
３Ｌ形の一例である。本実施例では、第２図囚と同じチ
ップ構成をとるが、デテクタ部分が少し異なっている。

図の中で、３３１−１は、ストレージユニットのアクテ
ィブストレッチ十３３１−２がダミーストレッチャ、２
３１−３がアクティブの薄膜デテクタ、２３１−４がダ
ミーの薄膜デテクタであり、メジャライン３１０からバ
ブルが来る。一方、ハウスキーパユニットのアクティフ
゛ストレッチャ３３０−１には、メジャライン３１１か
ら来たバブルが拡大され、ストライプメインとなって、
アクティブの薄膜デテクタ２３０−３でその有無を磁気
抵抗変化の形で差動増巾器２８０に与える。２３０−２
はダミーのストレッチャで、ダミーの薄膜デテクタは２
３０−４である。これら、アクティブとダミーの薄膜デ
テクタ（第１と第２の薄膜デテクタ）同志は、チップ内
で直列に接続され、よだ、ストレッチ十同志、すぐ近（
に並置されて℃・る。第３「Ａ（５）が第２図（ｌと異
なる点は、ストレージユニットとハウスキーパユニット
の（第１と第２の）薄膜デテクタが誇り合った列のシェ
ブロンストレッチャ上の異なる位置にあり、各々回転位
相を異にしている。たとえば、ハウスキーパユニットの
アクティブデテクタ２３０−３は回転磁界のｂ位相に、
ストレージユニットのアクティブデテクタ２３１−３は
回転磁界のａ位相に増＋ｌＪ器１８０から出力信号を出
し、同図（四の様に、第２図に示した第１の実施例とハ
ソ同じ出力が得られる。出力信号の大ぎさは、信号１０
ｍＶに対し、雑音は１ｍＶ以下に低減できると判ってい
る。

第１の実施例を用いるか第２の実施例を用いるかは、回
転磁界のスタート・ストップ位置に関係して、制御１に
都合の良い方忙決めればよい。

以上説明したように、本発明によれば並置した２つのス
トレッチャ上に各々配置され、半周期異なる位相差で動
作する第１と第２の薄膜デテクタをチップ上で直列に接
続することにより、従来バブル素子の欠点であった回転
磁界からの誘導雑音が大きすぎるためのセンスエラーを
起こしゃすいという問題を除去でき、高信頼のバブル素
子を提供できる。さらに、これらの改善は、性質１優れ
たオンチップキャシュ方式のチップ構成を用いるバブル
素子を実現するにきわめて有効である。さらにまた、ハ
ウスキーパとストレージユニットテ、はヌ等しいメジャ
ラインが用いられるようになることから、リプリケート
・トランスファゲートやジェネレータ等の制御パルスも
共通化でき、制御が容易になり、周辺の制御ＩＣが安価
にできる、他の利点も生じる。

なお、実施例に示した、チップ構成は、オンチップキャ
シュ方式のメジャーライン・マイナループ構成や、単ビ
ット長メジャライ／・マイナループ構成忙限定するもの
でなく、通常のメジャーマイナハープ構成やメジャーラ
イン・マイナルーフ構成であってもよい。

【図面の簡単な説明】

第１図囚は、従来のバブルメモリ素子のチップ構成図、
同図（Ｉ３）はそのストレッチャｅデテクタ部分の拡大
図、第２図（５）は、本発明の第１の実施例のバブルメ
モリ素子のチップ構成部、同図（Ｂ）は、そのストレッ
チャ・デテクタ部分の拡大図、同図（Ｑは、センス出力
波形例、第３図（５）は、本発明の他の実施例によるパ
ズル素子のストレッチャ・デテクタ部分の拡大図、同図
体）はセンス出力波形である。 １００．２００・・・・・・バブル素子のチップ、１０
１゜２０１・・・・・・ストレージュニツ）、１０２．
２０２・・・・・・ハウスキーパ・ユニット、１１Ｌ１
１ｉ、２１ｏ＝−・・・・メジャーライン、１２０，１
２１，２２０，２２１・・・・・・ジェネレータ、１３
０，１３１，２３０，２３１，２３２・・・・・・デテ
クタ、１３０−１，１３１−１：、２３０−１．２３１
−１゜３３０−１．３３１−１・・・・・・アクディプ
ストレッチャ、１３０−２，１３１−２，２３０−２，
２３１−２．３３０−２゜３３１−２・・・・・・ダミ
ーストレッチャ、１３０−３゜１３１−３，２３０−３
，２３１−３，３３０−３．３３１−３・・・・・・ア
クティブの薄膜デテクタ、　１３０−４，１３１−４゜
２３０−４．２３１−４，３３０−４，３３１−４　・
・・・・・ダミーの薄膜デテクタ、１８０，２８０，３
８０・・・・・・差動増巾器、１３２−１　、１３２−
２　＝旧・・外部リード、１４０゜１４１．２４０．２
４１・・・・・・リプリケート・トランスファゲート、
１５０，２５０・・・・・・小マイナループ、１７ｏ。 ２７０・・・・・・トルースワップゲート、１６０，２
６０・・・・・・大マイナループ、１５１，２５１・・
・・・・単ビット長マイナループ、１９０−１　、１９
０−２　、２９０−１　、２９０−２・・・・・・スト
ライプドメイン。 第１　目 第２　ワ ２２７　入り 第２　図 （Ｃ） ＃Ｈ１″Ｓ／”　”Ｈｊ’　”８０” 第３　目 α （Ｂ）

Claims (1)

1. 【特許請求の範囲】 ＋１）　メジャーマイナルーズまたはメジャーライン・
   マイナループ構成のフィールドマクセス形の磁気バブル
   素子において、並置した２つのストレッチャー上に各々
   配置され、半周期具なる位相差で動作する第１と第２の
   薄膜デテクタ同一チップ上で直列に接続したことを特徴
   とする磁気バブル素子。 （２）前記第１および第２の薄膜デテクタが共に、並置
   したストレッチャーの同一列のシェブロンパターン上に
   ある特許請求の範囲第（１）項記載の磁気バブル素子。 （３）前記第１および第２の薄膜デテクタが、並置した
   ストレッチャーの隣接列のシェブロンパターン上にある
   特許請求の範囲第（１）項記載の磁気バブル素子。