JPS6076138A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6076138A JPS6076138A JP58185290A JP18529083A JPS6076138A JP S6076138 A JPS6076138 A JP S6076138A JP 58185290 A JP58185290 A JP 58185290A JP 18529083 A JP18529083 A JP 18529083A JP S6076138 A JPS6076138 A JP S6076138A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- oxide film
- forming
- parts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
- H10W10/0125—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] comprising introducing electrical impurities in local oxidation regions, e.g. to alter LOCOS oxide growth characteristics
- H10W10/0126—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] comprising introducing electrical impurities in local oxidation regions, e.g. to alter LOCOS oxide growth characteristics introducing electrical active impurities in local oxidation regions to create channel stoppers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置の製造方法に関し、詳しくは、Ｉ
Ｃ，ＬＳＩ、ＶＬＳＩｆｉどの半導体装置の製造工程に
おける素子間分離技術の改良に係る。
Ｃ，ＬＳＩ、ＶＬＳＩｆｉどの半導体装置の製造工程に
おける素子間分離技術の改良に係る。
従来例の構成とその問題点
従来、半導体装置、特にＭＯ８ＬＳＩの製造工程での素
子間分離方法としては選択酸化法と呼ばれる酸化膜分離
技術が一般的に用いられている。
子間分離方法としては選択酸化法と呼ばれる酸化膜分離
技術が一般的に用いられている。
この方法ｔ−ｎ−チャンネルＭＯ８ＬＳＩｉ例にして以
下工程順に説明する。
下工程順に説明する。
まず、第１図（ａ）に示すように、（１００）結晶面を
もつＰ型シリコン（Ｓｉ）基板１上に二酸化シリコン（
５ｉＯｚ ）膜２を熱酸化により成長させ、更に、この
ＳｉＯ２膜２上に窒化シリコン（Ｓｉ３Ｎ４）膜３を堆
積する。つづいて同図（ｂ）のように、写真蝕刻法によ
り活性領域形成部にフォトレジスト膜４を形成し、これ
をマスクとして活性領域形成部の５ｉｓＮａ膜３をエツ
チング除去し、このマスク４と同形パターンの５ｌｓＮ
ａ膜３′ヲ形成し、その後、例えばボロンのイオン注入
を行なって、フィールド部にチャンネルストッパー領域
としてのＰ＋領域６を形成する。次に、同図（０）のよ
うに、フォトレジスト膜４を除去後、５１３Ｎ４膜パタ
ーン３′をマスクとして周知の選択酸化法に したがっ
てウェット酸化全施し、選択的に厚いフィールド酸化膜
６金成長させる。これらの過程で形成されるＰ＋領域６
およびフィールド酸化膜６が素子間分離領域となる。Ｏ
・きつづき、同図（ｄ）のように、Ｓｉ３Ｎ４膜パター
ン３′ および５１０２膜２をエツチング除去してフィ
ールド酸化膜６で分離されたＳｉ基板１の表面、すなわ
ち活性領域７全形成する。次いで、第１図（ｅ）に示す
ように、この活性領域７にゲート酸化膜８を介して多結
晶シリコンからなるゲート電極９を形成し、さらに、セ
ルファライン法によって、例えば、砒素を拡散して、ソ
ース、ドレインとしてのｎ＋領域１０．１１ｆ６：形成
する。最後に、同図（ｆ）のように、層間絶縁膜として
のＳｉＯ２膜１２全１２とえばＣｖＤにより堆積し、さ
らに、ｎ＋領域１０，１１、および、ゲート電極９土を
おおうＳｉＯ２膜１２部分にコンタクトホール１３を開
孔した後、Ａ／配線１６を形成してｎチャンネルＭＯ３
素子および分離領域を製造する。
もつＰ型シリコン（Ｓｉ）基板１上に二酸化シリコン（
５ｉＯｚ ）膜２を熱酸化により成長させ、更に、この
ＳｉＯ２膜２上に窒化シリコン（Ｓｉ３Ｎ４）膜３を堆
積する。つづいて同図（ｂ）のように、写真蝕刻法によ
り活性領域形成部にフォトレジスト膜４を形成し、これ
をマスクとして活性領域形成部の５ｉｓＮａ膜３をエツ
チング除去し、このマスク４と同形パターンの５ｌｓＮ
ａ膜３′ヲ形成し、その後、例えばボロンのイオン注入
を行なって、フィールド部にチャンネルストッパー領域
としてのＰ＋領域６を形成する。次に、同図（０）のよ
うに、フォトレジスト膜４を除去後、５１３Ｎ４膜パタ
ーン３′をマスクとして周知の選択酸化法に したがっ
てウェット酸化全施し、選択的に厚いフィールド酸化膜
６金成長させる。これらの過程で形成されるＰ＋領域６
およびフィールド酸化膜６が素子間分離領域となる。Ｏ
・きつづき、同図（ｄ）のように、Ｓｉ３Ｎ４膜パター
ン３′ および５１０２膜２をエツチング除去してフィ
ールド酸化膜６で分離されたＳｉ基板１の表面、すなわ
ち活性領域７全形成する。次いで、第１図（ｅ）に示す
ように、この活性領域７にゲート酸化膜８を介して多結
晶シリコンからなるゲート電極９を形成し、さらに、セ
ルファライン法によって、例えば、砒素を拡散して、ソ
ース、ドレインとしてのｎ＋領域１０．１１ｆ６：形成
する。最後に、同図（ｆ）のように、層間絶縁膜として
のＳｉＯ２膜１２全１２とえばＣｖＤにより堆積し、さ
らに、ｎ＋領域１０，１１、および、ゲート電極９土を
おおうＳｉＯ２膜１２部分にコンタクトホール１３を開
孔した後、Ａ／配線１６を形成してｎチャンネルＭＯ３
素子および分離領域を製造する。
しかしながら、上述の従来方式では、次に示すような種
々の問題点があった。第２図は、前記第１図（Ｃ）に示
す活性領域形成用の５ｉ５Ｎ４膜パターン３′ヲマスク
にして、フィールド酸化膜６全形成した時の隣接する２
つの活性領域との関係で詳しく描いたものである。一般
に選択酸化法ではフィールド酸化膜６がＡ、Ｆの分布領
域をもち、特にＳｉ ｓＮ ａ膜パターン３′下の周縁
部に喰い込んで成長して、同図中のＦ領域全形成するこ
とが知られている。これは、フィールド酸化中に酸化剤
がＳｉ３Ｎ４膜パターン３′下周縁部の薄い５ｉ０２膜
２全通して拡散していくために酸化膜が形成される部分
り、いわゆる、バーズビークと、フィールド酸化膜６の
厚い部分が横方向に、もぐり込んだ部分Ｅとから成る。
々の問題点があった。第２図は、前記第１図（Ｃ）に示
す活性領域形成用の５ｉ５Ｎ４膜パターン３′ヲマスク
にして、フィールド酸化膜６全形成した時の隣接する２
つの活性領域との関係で詳しく描いたものである。一般
に選択酸化法ではフィールド酸化膜６がＡ、Ｆの分布領
域をもち、特にＳｉ ｓＮ ａ膜パターン３′下の周縁
部に喰い込んで成長して、同図中のＦ領域全形成するこ
とが知られている。これは、フィールド酸化中に酸化剤
がＳｉ３Ｎ４膜パターン３′下周縁部の薄い５ｉ０２膜
２全通して拡散していくために酸化膜が形成される部分
り、いわゆる、バーズビークと、フィールド酸化膜６の
厚い部分が横方向に、もぐり込んだ部分Ｅとから成る。
前記Ｆ領域の長さは、たとえばＳｉ ３Ｎ ａ膜パター
ン３′の厚さが１２００人、その下のＳｉＯ２膜２が６
００人の条件で１μｍの膜厚のフィールド酸化膜６を成
長させた場合、約１μｍに達する。このためフィールド
領域の全幅距離ＣはＳｉ ｓＮ ａ膜パターン３′間の
距離ムを２μｍとすると、前記Ｆ領域が１μｍであるか
ら４μｍ以下に小さくできずＬＳＩ素子の高集積化にと
って大きな妨げとなる。このようなことから最近、５１
５Ｎａ膜パターン３′の膜厚を厚くシ、この下のＳｉＯ
２膜２’ｅ薄＜Ｉ、て、バーズビークを抑制する方法が
試みられている。これは、Ｓ ｉ ｓ ＩＩ ４膜厚を
厚くすることによって５ｉｓＮ４膜端部が屈曲しＫくく
なり、これによりバーズビークが小さくなるものである
。また、５ｉ３Ｎａ膜下の５１０２膜厚を薄くすること
により５１０２膜断面積金小さくし酸化剤の横方向への
拡散を、おさえたものである。
ン３′の厚さが１２００人、その下のＳｉＯ２膜２が６
００人の条件で１μｍの膜厚のフィールド酸化膜６を成
長させた場合、約１μｍに達する。このためフィールド
領域の全幅距離ＣはＳｉ ｓＮ ａ膜パターン３′間の
距離ムを２μｍとすると、前記Ｆ領域が１μｍであるか
ら４μｍ以下に小さくできずＬＳＩ素子の高集積化にと
って大きな妨げとなる。このようなことから最近、５１
５Ｎａ膜パターン３′の膜厚を厚くシ、この下のＳｉＯ
２膜２’ｅ薄＜Ｉ、て、バーズビークを抑制する方法が
試みられている。これは、Ｓ ｉ ｓ ＩＩ ４膜厚を
厚くすることによって５ｉｓＮ４膜端部が屈曲しＫくく
なり、これによりバーズビークが小さくなるものである
。また、５ｉ３Ｎａ膜下の５１０２膜厚を薄くすること
により５１０２膜断面積金小さくし酸化剤の横方向への
拡散を、おさえたものである。
しかし、曲名では、フィールド酸化膜の周縁部における
Ｓｉ ３Ｎ ａ膜のクラックを生じ、後者では、活性領
域の周辺を中心に、シリコン表面に、ストレスが加わり
、転位の発生があるなどの問題があった。
Ｓｉ ３Ｎ ａ膜のクラックを生じ、後者では、活性領
域の周辺を中心に、シリコン表面に、ストレスが加わり
、転位の発生があるなどの問題があった。
発明の目的
本発明は、上述の従来例にみられた問題点を解消するも
のであり、選択酸化法による、フィールド領域の喰い込
みを抑制することのできる半導体装置の製造方法を提供
するものである。
のであり、選択酸化法による、フィールド領域の喰い込
みを抑制することのできる半導体装置の製造方法を提供
するものである。
発明の構成
本発明は、要約すると、半導体基板表面に酸化膜および
第１の絶縁膜全形成する工程、前記第１の絶縁膜および
前記酸化膜の所定領域に開口部を形成する工程、前記開
口部を通じて前記学導体基板を選択酸化して、バーズビ
ーク状の選択酸化膜を形成する工程、同選択酸化膜を前
記バーズビーク部に及んでエツチング除去して、前記第
１の絶縁膜開口部周縁部下にオーバーハング状開口を形
成する工程、前記開口に露出した半導体基板表面に薄い
酸化膜を形成する工程、全面をおおって、第２の絶縁膜
を形成する工程、前記第２の絶縁膜全異方性にエツチン
グして、前記第１の絶縁膜下周縁部の前記オーバーハン
グ状部分にのみ前記第２の絶縁膜金銭し、他部の前記第
２の絶縁膜を除去する工程、前記第１の絶縁膜開口部を
埋める選択的熱酸化工程をそなえた半導体装置の製造方
法であり、これにより、酸化剤の横方向拡散を抑制し、
バーズビークを小さくするものである。
第１の絶縁膜全形成する工程、前記第１の絶縁膜および
前記酸化膜の所定領域に開口部を形成する工程、前記開
口部を通じて前記学導体基板を選択酸化して、バーズビ
ーク状の選択酸化膜を形成する工程、同選択酸化膜を前
記バーズビーク部に及んでエツチング除去して、前記第
１の絶縁膜開口部周縁部下にオーバーハング状開口を形
成する工程、前記開口に露出した半導体基板表面に薄い
酸化膜を形成する工程、全面をおおって、第２の絶縁膜
を形成する工程、前記第２の絶縁膜全異方性にエツチン
グして、前記第１の絶縁膜下周縁部の前記オーバーハン
グ状部分にのみ前記第２の絶縁膜金銭し、他部の前記第
２の絶縁膜を除去する工程、前記第１の絶縁膜開口部を
埋める選択的熱酸化工程をそなえた半導体装置の製造方
法であり、これにより、酸化剤の横方向拡散を抑制し、
バーズビークを小さくするものである。
実施例の説明
以下、ｎチャンネルＭＯ８ＬＳＩの製造方法を例にあげ
て、本発明の詳細な説明する。
て、本発明の詳細な説明する。
まず第３図（２Ｌ）に示すように、（１００）結晶面を
もつＰ型Ｓｉ基板１上に５ｉＯｚ膜２を熱酸化により成
長させる。次に、このＳｉＯ２ｉ２上に５ｊ−３ｅａ膜
３を堆積する。つづいて第３図ｆｂ）のように、写真蝕
刻法により活性領域予定部に、レジスト膜４を形成し、
これをマスクとして活性領域予定部用外のＳｉ３Ｎ４膜
３ｆｆ：エツチング除去する。その後ボロンのイオン注
入を全面に行なってフィールド部分にチャネルス）ツバ
領域１６を形成する。次にレジスト膜４を除去後、５ｉ
ｓＮａ膜・くターン３′全マスクとして、活性領域以外
のＳｉ基板表面すの熱酸化膜１６をエツチング除去する
。この時、熱酸化膜１６は、バーズビーク１７を形成し
ていたため、５ｉ５Ｎ４膜パターン３′の周縁部直下は
、オーバーハング状になる。次にフィールド形成領域１
ＢのＳｉ表表面熟熱酸化１００人程度の薄い熱酸化膜１
９を形成し、つづいて、減圧ｃｖｎ法によｐｓｉ３Ｎ４
膜２０を全膜面０成長する（同図（ｄ））。この５ｉｓ
Ｎａ膜２０の膜厚は厚すぎるとフィールド選択酸化のと
きＳｉ３Ｎ４膜２０とＳｉ 基板１との熱膨張率の差に
より発生する応力のためＳｉ基板１に欠陥を発生させる
。このことから５ｉ５Ｎ４膜２０の膜厚としては１００
０Å以下が望ましい。
もつＰ型Ｓｉ基板１上に５ｉＯｚ膜２を熱酸化により成
長させる。次に、このＳｉＯ２ｉ２上に５ｊ−３ｅａ膜
３を堆積する。つづいて第３図ｆｂ）のように、写真蝕
刻法により活性領域予定部に、レジスト膜４を形成し、
これをマスクとして活性領域予定部用外のＳｉ３Ｎ４膜
３ｆｆ：エツチング除去する。その後ボロンのイオン注
入を全面に行なってフィールド部分にチャネルス）ツバ
領域１６を形成する。次にレジスト膜４を除去後、５ｉ
ｓＮａ膜・くターン３′全マスクとして、活性領域以外
のＳｉ基板表面すの熱酸化膜１６をエツチング除去する
。この時、熱酸化膜１６は、バーズビーク１７を形成し
ていたため、５ｉ５Ｎ４膜パターン３′の周縁部直下は
、オーバーハング状になる。次にフィールド形成領域１
ＢのＳｉ表表面熟熱酸化１００人程度の薄い熱酸化膜１
９を形成し、つづいて、減圧ｃｖｎ法によｐｓｉ３Ｎ４
膜２０を全膜面０成長する（同図（ｄ））。この５ｉｓ
Ｎａ膜２０の膜厚は厚すぎるとフィールド選択酸化のと
きＳｉ３Ｎ４膜２０とＳｉ 基板１との熱膨張率の差に
より発生する応力のためＳｉ基板１に欠陥を発生させる
。このことから５ｉ５Ｎ４膜２０の膜厚としては１００
０Å以下が望ましい。
次に、リアクティブイオンエツチング技術による異方性
エツチング方法により、第２の５ｉｓＮａ膜２Ｏｆｆ：
選択エツチングし、第３図（ｅｌ）のようにＦ３ｉ、ｓ
Ｎａ膜パターン３′ 周縁部オー／（−／１ング下方部
にのみ第２の５ｉ−３Ｎ４膜２０’ を残す。ここで第
２の５ｉｓＮａ膜２０のエツチング過程において、前工
程で第１の５ｉｓＮ４膜）（ターン３′の周縁部は、オ
ーバーハング状態にしであるため、第２のＳｉ ｓｅａ
膜２０も第３図（ｅｌ）に示すように、オーツ（−／）
ング状態に堆積されておシ、この状態で、異方性エツチ
ングにより、第２の５ｉｓＮ４膜２０をその膜厚分たけ
エツチングすれば、第１８ｉ３Ｎ４ノくターフ３′周縁
部のオーバＩ・ンダ下方部に第２の５ｉ５Ｎ４膜２０”
ｉ確実に残せる６次に、第３図（幻のように、第１の５
１３Ｎａ膜パターン３′および第２の５１３Ｎ４膜２０
′をマスクとしてウェット酸化をき、第１のＳ ｉ ’
３ Ｎ ａ膜パターン３′ 周縁部は、第２のＳｉ ｓ
Ｎ ａ膜２０’の膜厚に対する下層の熱酸化膜１９の膜
厚の比率が小さいため、熱酸化膜１９を通しての酸化剤
の横拡散が抑制され、したがって、バーズビークが小さ
くなるものである。こうして、フィールド酸化膜を形成
した後、第３図（ｑ）のように、第１の５ｉｓＮ４膜パ
ターン３′および、第２のＳｉ ５Ｎ ４膜２０′ヲ除
去し、ついで、活性領域予定部の薄い熱酸化膜２を除去
する。その後、フィールド領域で分離された活性領域に
ＭＯＳ。
エツチング方法により、第２の５ｉｓＮａ膜２Ｏｆｆ：
選択エツチングし、第３図（ｅｌ）のようにＦ３ｉ、ｓ
Ｎａ膜パターン３′ 周縁部オー／（−／１ング下方部
にのみ第２の５ｉ−３Ｎ４膜２０’ を残す。ここで第
２の５ｉｓＮａ膜２０のエツチング過程において、前工
程で第１の５ｉｓＮ４膜）（ターン３′の周縁部は、オ
ーバーハング状態にしであるため、第２のＳｉ ｓｅａ
膜２０も第３図（ｅｌ）に示すように、オーツ（−／）
ング状態に堆積されておシ、この状態で、異方性エツチ
ングにより、第２の５ｉｓＮ４膜２０をその膜厚分たけ
エツチングすれば、第１８ｉ３Ｎ４ノくターフ３′周縁
部のオーバＩ・ンダ下方部に第２の５ｉ５Ｎ４膜２０”
ｉ確実に残せる６次に、第３図（幻のように、第１の５
１３Ｎａ膜パターン３′および第２の５１３Ｎ４膜２０
′をマスクとしてウェット酸化をき、第１のＳ ｉ ’
３ Ｎ ａ膜パターン３′ 周縁部は、第２のＳｉ ｓ
Ｎ ａ膜２０’の膜厚に対する下層の熱酸化膜１９の膜
厚の比率が小さいため、熱酸化膜１９を通しての酸化剤
の横拡散が抑制され、したがって、バーズビークが小さ
くなるものである。こうして、フィールド酸化膜を形成
した後、第３図（ｑ）のように、第１の５ｉｓＮ４膜パ
ターン３′および、第２のＳｉ ５Ｎ ４膜２０′ヲ除
去し、ついで、活性領域予定部の薄い熱酸化膜２を除去
する。その後、フィールド領域で分離された活性領域に
ＭＯＳ。
バイポーラ等の能動素子を形成して半導体装置を製造す
る。第３図では、この能動素子の形成工程全省略したが
、これは、従来の形成工程に準じて行なえばよい。
る。第３図では、この能動素子の形成工程全省略したが
、これは、従来の形成工程に準じて行なえばよい。
発明の効果
以上のように、本発明によれば、第１５ｉｓＮａ膜パタ
一ン周縁部に第２のＳ工ｓＮ４膜を選択的に形成するこ
とによって、高精度確実に・く−ズビーク抑制領域を形
成できるため、微細な絶縁分離領度の半導体装置の製造
に大きく寄与する。
一ン周縁部に第２のＳ工ｓＮ４膜を選択的に形成するこ
とによって、高精度確実に・く−ズビーク抑制領域を形
成できるため、微細な絶縁分離領度の半導体装置の製造
に大きく寄与する。
第１図（ａ）〜（０は、従来の選択酸化法を用いたｎチ
ャンネルＭＯ８ＬＳＩの製造工程を示す構造断面図、第
２図は、前記工程の選択酸化後の基板状Ｔμを示す拡大
断面図、第３図（ａ）〜（ｑ）は、本発明の一実施例全
説明するための、ｎチャンネルＭＯ８ＬＳＩの製造工程
の一部を示す構造断面図である。 １・・・・・・Ｐ型シリコン基板、２・・・・・・Ｓｉ
Ｏ２膜、３・・・・・・５ｉｓＮａ膜、４・・・・・・
フォトレジスト、６゜１６・・・・・・チャンネルスト
ッパ、６．２１・・・・・・フィールド酸化膜、１７・
・・・・・オーバーハンダ、１８・・・・・・フィール
ド形成領域、１９・・・・・・ＳｉＯ２膜、２０・・・
・・・５ｉｓＮａ膜（第２）。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名３図
ャンネルＭＯ８ＬＳＩの製造工程を示す構造断面図、第
２図は、前記工程の選択酸化後の基板状Ｔμを示す拡大
断面図、第３図（ａ）〜（ｑ）は、本発明の一実施例全
説明するための、ｎチャンネルＭＯ８ＬＳＩの製造工程
の一部を示す構造断面図である。 １・・・・・・Ｐ型シリコン基板、２・・・・・・Ｓｉ
Ｏ２膜、３・・・・・・５ｉｓＮａ膜、４・・・・・・
フォトレジスト、６゜１６・・・・・・チャンネルスト
ッパ、６．２１・・・・・・フィールド酸化膜、１７・
・・・・・オーバーハンダ、１８・・・・・・フィール
ド形成領域、１９・・・・・・ＳｉＯ２膜、２０・・・
・・・５ｉｓＮａ膜（第２）。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名３図
Claims (1)
- 【特許請求の範囲】 （１）半導体基板表面に酸化膜および第１の絶縁膜を形
成する工程、前記第１の絶縁膜および前記酸化膜の所定
領域に開口部を形成する工程、前記開口部を通じて前記
半導体基板を選択酸化して、バーズビーク状の選択酸化
膜を形成する工程、同選択酸化膜を前記バーズビーク部
に及んでエツチング除去して、前記第１の絶縁膜開口部
周縁部下にオーバハング状開口を形成する工程、前記開
口に露出した半導体基板表面に薄い酸化膜全形成する工
程、全面をおおって、第２の絶縁膜を形成する工程、前
記第２の絶縁膜を異方性にエツチングして、前記第１の
絶縁膜下周縁部の前記オーバーハンダ部分にのみ前記第
２の絶縁膜を残し、他部の前記第２の絶縁膜を除去する
工程、前記第１の絶縁膜開口部を酸化膜で埋める選択的
熱酸化工程をそなえた半導体装置の製造方法。 に））第１の絶縁膜および第２の絶縁膜が窒化シリコン
でなる特許請求の範囲第１項に記載の半導体装置の製造
方法。 （３）第１の絶縁膜下部周縁部のバーズビークの長さを
第２の絶縁膜および同膜下部の薄い酸化膜のトータル膜
厚よりも大きく形成される特許請求の範囲第１項に記載
の半導体装置の製造方法。 （４）第２の絶縁膜が１０００Ａ以下でなる特許請求の
範囲第１項、第２項、寸たけ第３項いずれかに記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58185290A JPS6076138A (ja) | 1983-10-03 | 1983-10-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58185290A JPS6076138A (ja) | 1983-10-03 | 1983-10-03 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6076138A true JPS6076138A (ja) | 1985-04-30 |
Family
ID=16168261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58185290A Pending JPS6076138A (ja) | 1983-10-03 | 1983-10-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6076138A (ja) |
-
1983
- 1983-10-03 JP JP58185290A patent/JPS6076138A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0214782B2 (ja) | ||
| JPS6228578B2 (ja) | ||
| JPS61247051A (ja) | 半導体装置の製造方法 | |
| JPS59165434A (ja) | 半導体装置の製造方法 | |
| JPS6242382B2 (ja) | ||
| JPS59135743A (ja) | 半導体装置およびその製造方法 | |
| JPH06342911A (ja) | 半導体装置の製造方法 | |
| JPH06326091A (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JPS6076138A (ja) | 半導体装置の製造方法 | |
| JPS5844735A (ja) | 半導体装置の製造方法 | |
| JP3019998B2 (ja) | 半導体膜の製造方法 | |
| JPS62186551A (ja) | 半導体装置の製造方法 | |
| JPS63136548A (ja) | 半導体装置の製造方法 | |
| JP3042804B2 (ja) | 素子分離方法及び半導体装置 | |
| JPH01253932A (ja) | 半導体装置の製造方法 | |
| JPS6390150A (ja) | 半導体装置の製造方法 | |
| JPS6017929A (ja) | 半導体装置の製造方法 | |
| JPS6065544A (ja) | 半導体装置の製造方法 | |
| JP3142303B2 (ja) | 高速バイポーラトランジスタの製造方法 | |
| JPS59145539A (ja) | 半導体装置の製造方法 | |
| JPS61214537A (ja) | 半導体装置の製造方法 | |
| JPS60251640A (ja) | 半導体装置およびその製造方法 | |
| JPS63170922A (ja) | 配線方法 | |
| JPS60251641A (ja) | 半導体装置およびその製造方法 | |
| JPH0117256B2 (ja) |