JPS6076148A - チツプキヤリヤ - Google Patents

チツプキヤリヤ

Info

Publication number
JPS6076148A
JPS6076148A JP58184776A JP18477683A JPS6076148A JP S6076148 A JPS6076148 A JP S6076148A JP 58184776 A JP58184776 A JP 58184776A JP 18477683 A JP18477683 A JP 18477683A JP S6076148 A JPS6076148 A JP S6076148A
Authority
JP
Japan
Prior art keywords
chip
carrier
chip carrier
lsi chip
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58184776A
Other languages
English (en)
Inventor
Yukio Yamaguchi
幸雄 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58184776A priority Critical patent/JPS6076148A/ja
Publication of JPS6076148A publication Critical patent/JPS6076148A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/656—Fan-in layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は電子装置などに使用される配線基板へＬＳＩチ
ップを実装するだめのチップキャリヤに関する。
〔従来技術〕
Ｌ８Ｉチップを実装する際に使用する従来のチップキャ
リヤはＬＳＩチップで発生する熱はチップキャリヤを介
して外部へ放熱している。第１図は従来のチップギヤリ
ヤの部分切断斜視図、第２図はその部分切断側面図であ
る。ｙＨＥ　１図および第２図に示すように：１ＬＳＩ
チップ３をキャリヤ本体１の導体バッド２に半田４で取
シ付けるか、ギヤリヤ本体１に直接接着すると共に、Ｌ
ＳＩチップ３のリード７を端子板５の導体回路６の上面
に熱圧着や半田付けによシ接続して、樹脂８により、キ
ャリヤ本体１と端子板５とを封止している。このとき、
ＬＳＩチップ３で発生する熱量キャリヤ本体１を介して
、その上に設けられる所のヒートシンク、ヒートパイプ
（Ｍ示されていない）′４の放熱材へ伝えられる。
このような構造においては、ＬＳＩチップ３から発生す
る熱量が少ない場合は十分であるが、キャリヤ本体１の
熱抵抗が大きいために、発熱量の多い場合にはかかる１
、ＩＩチップを搭載できないという欠点がある。
〔発明の目的〕
本発すｊの目的は上述の従来のＬＳＩチップ実装上の欠
点を解決し放熱特性を格段に向上したチップキャリヤを
提供することにある。７ 〔発明の構成〕 本発明のチップキャリヤは、ＬＳＩチップを搭載する放
熱体を有するキャリヤ本体と、前記ＬＳＩチップのリー
ド上外部回路とを接続する端子板とを含んで構成される
。
〔実施例の説明〕
次に図面を参照して本発明の詳細な説明する。
第３図は本発明の一実施例を示す部分切断斜視図である
。
第４図は本発明の一実施例の部分断面側面図でおる。
第３図および第４図において、キャリヤ本体１１には上
部に放熱体１２が、また下部にＩ、ＳＩチップ１３を搭
載するスペースが各々設けられ、端子板１５には両面の
任意の位置がつｑがる導体回路１６が設けられている。
ＬＳＩチップ１３のリード１７を導体回路１６に熱圧着
、半田材は等により電気的接続を行うと共に、ＬＳＩチ
ップ１３を放熱体１２に半田または接着剤から成る接合
材１４により接続する。
保護のため、樹脂や低融点ガラス等のシール材１８で封
止する。
このようにして本実施例のチップキャリヤは、ギヤリヤ
本体１１の材質、たとメーばナルミナセラミック（熱伝
導率約０．０４　Ｃａｌ／ｃｔｄ−５ｅｃ−℃）に比べ
て、低熱抵抗の導体、たとえば銅−タングステン複合金
属（熱伝導率約０．６　ｃａｌＡＴｉ−５ｅｃ−℃）に
熱を伝え、その上に設けられるヒートシンク等に伝え、
られるので、熱の放散性がよくなり発熱量の大きいＬＳ
Ｉチップも搭載できるととｔ／Ｃなる。
〔発明の効果〕
本発明にはＬＳＩチップからの発熱をチップキャリヤに
設けた放熱体を介して放散でき放熱特性を格段に向上で
きるので、従来のチップキャリヤに比し発熱量の多いＩ
」ＳＩチップでも搭載でき、従来より高密変力実装がで
きるという効果がある。
【図面の簡単な説明】
ｍ１図は従来のチップキャリヤの部分切断斜視図、第２
図は第１図の部分切断側面図、第３図は本発明の一実施
例の部分切断斜視図、第４図ｉｔ第３図の部分切断ＩＩ
ＩＪＩＩ図である。

Claims (1)

  1. 【特許請求の範囲】 ＬＳＩチップを搭載する放熱体を有するキャリヤ本体と
    、 前記ＬＳＩチップのリードと外部回路とを接続する端子
    板とを含むことを特徴とするチップキャリヤ。
JP58184776A 1983-10-03 1983-10-03 チツプキヤリヤ Pending JPS6076148A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58184776A JPS6076148A (ja) 1983-10-03 1983-10-03 チツプキヤリヤ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58184776A JPS6076148A (ja) 1983-10-03 1983-10-03 チツプキヤリヤ

Publications (1)

Publication Number Publication Date
JPS6076148A true JPS6076148A (ja) 1985-04-30

Family

ID=16159105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58184776A Pending JPS6076148A (ja) 1983-10-03 1983-10-03 チツプキヤリヤ

Country Status (1)

Country Link
JP (1) JPS6076148A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6262545A (ja) * 1985-09-12 1987-03-19 Nec Corp チツプキヤリアとその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6262545A (ja) * 1985-09-12 1987-03-19 Nec Corp チツプキヤリアとその製造方法

Similar Documents

Publication Publication Date Title
US6559525B2 (en) Semiconductor package having heat sink at the outer surface
JP2590521B2 (ja) チップキャリア
JPH03174749A (ja) 半導体装置
JPS6076148A (ja) チツプキヤリヤ
JPH04114455A (ja) 半導体装置及びその実装構造
JPS59198739A (ja) チツプキヤリア
JPH04144269A (ja) 混成集積回路装置
JPH05198696A (ja) 半導体チップの実装構造
JPH03238852A (ja) モールド型半導体集積回路
JPS58218130A (ja) 混成集積回路
JP2828385B2 (ja) Ｉｃパッケージの構造
JPS6076149A (ja) チツプキヤリヤ
JPH0358537B2 (ja)
JPS60136348A (ja) 半導体装置
JPH0196952A (ja) 気密封止チツプキヤリア
JP3462591B2 (ja) 混成集積回路装置
JPH0878616A (ja) マルチチップ・モジュール
JPH0476211B2 (ja)
KR940011796B1 (ko) 반도체장치
JP2815917B2 (ja) 半導体集積回路装置
JPS6184043A (ja) プラグインパツケ−ジ
JPH03101256A (ja) 半導体装置
JPH034039Y2 (ja)
JPS60206673A (ja) サ−マルヘツド
JPS5874048A (ja) 半導体集積回路の実装方式