JPS6076149A - チツプキヤリヤ - Google Patents
チツプキヤリヤInfo
- Publication number
- JPS6076149A JPS6076149A JP58184777A JP18477783A JPS6076149A JP S6076149 A JPS6076149 A JP S6076149A JP 58184777 A JP58184777 A JP 58184777A JP 18477783 A JP18477783 A JP 18477783A JP S6076149 A JPS6076149 A JP S6076149A
- Authority
- JP
- Japan
- Prior art keywords
- conductor circuits
- carrier
- chip
- lsi chip
- fitted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
- H10W40/77—Auxiliary members characterised by their shape
- H10W40/778—Auxiliary members characterised by their shape in encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術公平ｔ〕
本発明は電子装置などに使用される配線基板へＬＳＩチ
ップを実装するだめのチックキャリヤに関する。
ップを実装するだめのチックキャリヤに関する。
〔従来波４ｈｊ ）
１．８１チツプを実装する１県に使用する従来のチップ
キャリヤでは、ＬＳＩチップで発生する熱はチップキャ
リヤを介して外部へ放熱している。第１図は従来のチッ
プキャリヤの斜視図、第２図はｔの部分切断側面図であ
る。第１図および第２図に示すように、ＬＳＩチップ６
をキャリヤ本体１の導体パッド７に半田や接着剤等の接
合材８で取シ付け、ＬＳＩチッ゛プロのリード９を側面
および下面にっｒｊがる導体回路２に電気的接続を行い
、端子板３の両面につりがる導体回路４に前記キャリヤ
本体１の導体回路２を半田や接着剤等の接合材５により
電気的接続が行われ、ＬＳＩチップ６の保護のために樹
脂や低融点ガラスで空間１０を埋め込まれる。
キャリヤでは、ＬＳＩチップで発生する熱はチップキャ
リヤを介して外部へ放熱している。第１図は従来のチッ
プキャリヤの斜視図、第２図はｔの部分切断側面図であ
る。第１図および第２図に示すように、ＬＳＩチップ６
をキャリヤ本体１の導体パッド７に半田や接着剤等の接
合材８で取シ付け、ＬＳＩチッ゛プロのリード９を側面
および下面にっｒｊがる導体回路２に電気的接続を行い
、端子板３の両面につりがる導体回路４に前記キャリヤ
本体１の導体回路２を半田や接着剤等の接合材５により
電気的接続が行われ、ＬＳＩチップ６の保護のために樹
脂や低融点ガラスで空間１０を埋め込まれる。
このとき、ＬＳＩチップ６の熱はキャリヤ本体１を介し
てその上に設けられる所のヒートシンク、ヒートパイプ
（図示されていなｉ）等の放熱材へ伝えられる。
てその上に設けられる所のヒートシンク、ヒートパイプ
（図示されていなｉ）等の放熱材へ伝えられる。
このような構造においては、ＬＳＩチップから発生する
熱量が少ない場合は十分であるが、キャリヤ本体１の熱
抵抗が大きいために、発熱量の多い場合にはかかるＬＩ
Ｉチップを搭載できないという欠点がある。
熱量が少ない場合は十分であるが、キャリヤ本体１の熱
抵抗が大きいために、発熱量の多い場合にはかかるＬＩ
Ｉチップを搭載できないという欠点がある。
本発明の目的は上述の従来のＬＳＩチップ実装上の欠点
を解決し放熱特性を格段に向上したチップキャリヤを提
供することにある。
を解決し放熱特性を格段に向上したチップキャリヤを提
供することにある。
本発明のチップキャリヤは、ＬＳＩチップを搭載する放
熱体を上面に有し前記ＬＳＩチップのリードを接続され
る導体回路を側面及び下面に有するキャリヤ本体と、 前記キャリヤ本体の導体回路と接続して外部回路と前記
ＬＳＩチップとの接続をする端子板とを含んで構成され
る。
熱体を上面に有し前記ＬＳＩチップのリードを接続され
る導体回路を側面及び下面に有するキャリヤ本体と、 前記キャリヤ本体の導体回路と接続して外部回路と前記
ＬＳＩチップとの接続をする端子板とを含んで構成され
る。
次に図面を参照して本発明の詳細な説明する。
第３図は本発明の一実施例を示す斜視図である。
第３図において、キャリヤ本体１１には、上部に放熱体
１７を、側面に導体回路１２．が設けられている。端子
板１３には導体回路１４が設けられれていて、半田や接
着剤等の接合材１５により前記導体回路１２に電気的に
接続されている。
１７を、側面に導体回路１２．が設けられている。端子
板１３には導体回路１４が設けられれていて、半田や接
着剤等の接合材１５により前記導体回路１２に電気的に
接続されている。
第４図は本発明の一実施例の部分断面を示す側面図であ
る。
る。
第４図において、放熱体１７はキャリヤ本体Ｕを貫通し
ていて、導体回路１２は、キャリヤ本体１１の内部と、
側面および下面につｒｊがっていて、Ｌ、８Ｉチツプ１
６を内部に搭載するスペースを有している。導体回路１
４は端子板１３の両面につｔがっている。
ていて、導体回路１２は、キャリヤ本体１１の内部と、
側面および下面につｒｊがっていて、Ｌ、８Ｉチツプ１
６を内部に搭載するスペースを有している。導体回路１
４は端子板１３の両面につｔがっている。
ＬＳＩチップ１６は放熱体１７に半日または接着剤等の
接合台１８により接続される。
接合台１８により接続される。
ＬＳＩチップ１６のリード１９は導体回路１２に接続さ
れ、前記導体回路１２は半田または接着剤等の接合材１
５によシ端子板１３の導体回路１４に接続され、前記導
体回路１４の下面部分が印刷基板に半田付は等によシ取
シ付けられ使用される。
れ、前記導体回路１２は半田または接着剤等の接合材１
５によシ端子板１３の導体回路１４に接続され、前記導
体回路１４の下面部分が印刷基板に半田付は等によシ取
シ付けられ使用される。
ＬＳＩチップ１６の保龜のために樹脂や低融点ガラスで
空間２０を埋め込む。
空間２０を埋め込む。
このようにして本実施例のチップキャリヤは、キャリヤ
本体１１の材質、たとえばアルミナセラミック（熱伝導
率約０．０４ ｃａｌｌ、／ａｄ・ｓｅｃ・句に比べて
、低い熱抵抗の導体、ンｔとえば用タングステン合金（
熱伝導率約０．６ ｃａｌＡｔ／ｌ−５ｅｅ−℃）に熱
を伝え、その上に設けられるヒートシンク等ヲζ伝見ら
れるので、熱の放散性がよくなシ発熱量の大きいＬＳＩ
チップも搭載できることになる。
本体１１の材質、たとえばアルミナセラミック（熱伝導
率約０．０４ ｃａｌｌ、／ａｄ・ｓｅｃ・句に比べて
、低い熱抵抗の導体、ンｔとえば用タングステン合金（
熱伝導率約０．６ ｃａｌＡｔ／ｌ−５ｅｅ−℃）に熱
を伝え、その上に設けられるヒートシンク等ヲζ伝見ら
れるので、熱の放散性がよくなシ発熱量の大きいＬＳＩ
チップも搭載できることになる。
本発明にＦｉＬｓＩチップからの発熱をチップキャリヤ
に設けた放熱体を介して放散でき放熱特性を格段に向上
できるので、従来のチップキャリヤに比し発熱黛の多い
ＬＳＩチップでもＭ載でき、従来よシ高密度な実装がで
きるという効果がある。
に設けた放熱体を介して放散でき放熱特性を格段に向上
できるので、従来のチップキャリヤに比し発熱黛の多い
ＬＳＩチップでもＭ載でき、従来よシ高密度な実装がで
きるという効果がある。
第１図は従来のチップキャリヤの斜視図、第２図は第１
図の部分切断側面図、第３図は本発明の一実施例の斜視
図、第４図は第３図の部分切断側面図である。 １．１１・・・・・・キャリヤ本体、２．１２・・・・
・・導体回路、３．１３・・・・・・端子板、４．１４
・・・・・・導体回路、５．１５・・・・・・接合材、
６．１６・・・・・・ＬＳＩチップ、７・・・・・・感
体パッド、８，１８・・・・・・接合材、９、１９・・
・・・・リード、１０．２０・・・・・・空間、１７・
・・・・・放熱体。
図の部分切断側面図、第３図は本発明の一実施例の斜視
図、第４図は第３図の部分切断側面図である。 １．１１・・・・・・キャリヤ本体、２．１２・・・・
・・導体回路、３．１３・・・・・・端子板、４．１４
・・・・・・導体回路、５．１５・・・・・・接合材、
６．１６・・・・・・ＬＳＩチップ、７・・・・・・感
体パッド、８，１８・・・・・・接合材、９、１９・・
・・・・リード、１０．２０・・・・・・空間、１７・
・・・・・放熱体。
Claims (1)
- ＬＳＩチップを搭載する放熱体を上面に有し前記ＬＳＩ
チップのリードと接続されるζ導体回路を側面および下
面に有するキャリヤ本体と、前記キャリヤ本体の４１一
体回路と接続して外部回路と前記ＬＳＩチップとの接続
をする部子板とを含むことをｌ￥４ｆＭとするチップキ
ャリヤ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58184777A JPS6076149A (ja) | 1983-10-03 | 1983-10-03 | チツプキヤリヤ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58184777A JPS6076149A (ja) | 1983-10-03 | 1983-10-03 | チツプキヤリヤ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6076149A true JPS6076149A (ja) | 1985-04-30 |
Family
ID=16159120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58184777A Pending JPS6076149A (ja) | 1983-10-03 | 1983-10-03 | チツプキヤリヤ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6076149A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6262545A (ja) * | 1985-09-12 | 1987-03-19 | Nec Corp | チツプキヤリアとその製造方法 |
| EP0674814A4 (en) * | 1993-09-20 | 1998-02-25 | Tessera Inc | METHOD FOR FORMING AN INTERFACE BETWEEN A CHIP AND A CHIP CARRIER. |
| US6756666B2 (en) * | 1999-12-24 | 2004-06-29 | Nec Corporation | Surface mount package including terminal on its side |
-
1983
- 1983-10-03 JP JP58184777A patent/JPS6076149A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6262545A (ja) * | 1985-09-12 | 1987-03-19 | Nec Corp | チツプキヤリアとその製造方法 |
| EP0674814A4 (en) * | 1993-09-20 | 1998-02-25 | Tessera Inc | METHOD FOR FORMING AN INTERFACE BETWEEN A CHIP AND A CHIP CARRIER. |
| US6756666B2 (en) * | 1999-12-24 | 2004-06-29 | Nec Corporation | Surface mount package including terminal on its side |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2075593A1 (en) | Semiconductor chip module and method for manufacturing the same | |
| JPS5875859A (ja) | 半導体装置 | |
| JPS6076149A (ja) | チツプキヤリヤ | |
| JPH03195053A (ja) | インバータ装置 | |
| JP2590521B2 (ja) | チップキャリア | |
| JP2745786B2 (ja) | Ｔａｂ半導体装置 | |
| JPS59219942A (ja) | チツプキヤリア | |
| JPS59198739A (ja) | チツプキヤリア | |
| MY127468A (en) | Metal substrate having an ic chip and carrier mounting | |
| JPS58218130A (ja) | 混成集積回路 | |
| JPH05211256A (ja) | 半導体装置 | |
| JPS6066842A (ja) | 半導体装置 | |
| JP2841945B2 (ja) | 半導体装置 | |
| JPS61137349A (ja) | 半導体装置 | |
| KR950006441Y1 (ko) | 고 발열용 반도체 패키지 | |
| JPS63136655A (ja) | チツプキヤリア | |
| JPS5559746A (en) | Semiconductor device and its mounting circuit device | |
| JPS61147554A (ja) | ハイブリツドｉｃモジユ−ル | |
| JPH10107091A (ja) | 電子部品の実装構造およびその製造方法 | |
| JPS6076148A (ja) | チツプキヤリヤ | |
| JP3462591B2 (ja) | 混成集積回路装置 | |
| JPH0878616A (ja) | マルチチップ・モジュール | |
| JPH04124860A (ja) | 半導体パッケージ | |
| JPS60250655A (ja) | 集積回路パツケ−ジ | |
| JPS6184043A (ja) | プラグインパツケ−ジ |