JPS6076157A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6076157A JPS6076157A JP58184762A JP18476283A JPS6076157A JP S6076157 A JPS6076157 A JP S6076157A JP 58184762 A JP58184762 A JP 58184762A JP 18476283 A JP18476283 A JP 18476283A JP S6076157 A JPS6076157 A JP S6076157A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- resistance element
- high resistance
- oxide film
- molybdenum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置、とくにＭＯ８スタテックメモリ
に使用される、ポリシリコン高抵抗素子の構造に関する
。
に使用される、ポリシリコン高抵抗素子の構造に関する
。
従来から、ＭＯ８スタテックメモリで使用されている高
抵抗素子は、第１図に示す構造をしている。即ち高抵抗
素子となるポリシリコン配線部２を絶縁膜３でおおい、
その両端に不純物、例えばリンを高饋度にドープレ、電
極部４を形成している。しかしながらこの構造では、両
端の不純物が、製造上必要な高温処理のため、横方向に
おしこまれ、実効的な高抵抗素子の長さは、設計値Ｌ１
７よシ小さくなる。このため設計値のミニマムは不純物
がリンの場合１０〜１５μ必要でラシ、高集積化を進め
る上でのネックとなりている〇 本発明は、ポリシリコン高抵抗素子の両端の電極部を、
ポリシリコン上に、高融点金属層または、シリサイド層
を付着させることにより形成することを特徴としている
。
抵抗素子は、第１図に示す構造をしている。即ち高抵抗
素子となるポリシリコン配線部２を絶縁膜３でおおい、
その両端に不純物、例えばリンを高饋度にドープレ、電
極部４を形成している。しかしながらこの構造では、両
端の不純物が、製造上必要な高温処理のため、横方向に
おしこまれ、実効的な高抵抗素子の長さは、設計値Ｌ１
７よシ小さくなる。このため設計値のミニマムは不純物
がリンの場合１０〜１５μ必要でラシ、高集積化を進め
る上でのネックとなりている〇 本発明は、ポリシリコン高抵抗素子の両端の電極部を、
ポリシリコン上に、高融点金属層または、シリサイド層
を付着させることにより形成することを特徴としている
。
本発明によれば、従来例のような、不純物の横方向おし
こみがなく、設計値通９の実効的抵抗長をもつ、高抵抗
素子が作られ、かつ高抵抗素子の縮小化が可能になる。
こみがなく、設計値通９の実効的抵抗長をもつ、高抵抗
素子が作られ、かつ高抵抗素子の縮小化が可能になる。
以下実施例にもとづき、本発明を説明する第２図は本実
施例の断面図である。
施例の断面図である。
ポリシリコンロは、目的の抵抗値が得られるようにリン
をイオン注入によシドープしである、ドーズ量は０〜１
ｘ Ｉ Ｑｌ’ｆｉ’でらシ、ポリシリコンの厚さは
４０００Ａである。高抵抗素子となるポリシリコンの表
面には、シリコン酸化膜３が形成され、電極部となるポ
リシリコンの表面には、モリブデンシリサイド層７が形
成されである。この構造を得るにはポリシリコン成長後
、全面にリンのイオン注入を行い、通常のフォトエツチ
ング法によシ、ポリシリコン配線６を形成し、次に熱酸
化により、ポリシリコン配線の表面を酸化し、約１５０
ＯＡのシリコン酸化膜を形成する。再びフォトエツチン
グ法によシ、高抵抗素子となる部分の酸化膜３を除き、
前記のポリシリコン配線表面の酸化膜をとりさる。次に
Ｍｏを全面に蒸着し、６００℃の熱処理を行い、ポリシ
リコン表面にシリサイド層７を形成する過酸化水素系の
エツチャーで、未反応のモリブデンをとりのぞけは、第
２図の構造が得られる。
をイオン注入によシドープしである、ドーズ量は０〜１
ｘ Ｉ Ｑｌ’ｆｉ’でらシ、ポリシリコンの厚さは
４０００Ａである。高抵抗素子となるポリシリコンの表
面には、シリコン酸化膜３が形成され、電極部となるポ
リシリコンの表面には、モリブデンシリサイド層７が形
成されである。この構造を得るにはポリシリコン成長後
、全面にリンのイオン注入を行い、通常のフォトエツチ
ング法によシ、ポリシリコン配線６を形成し、次に熱酸
化により、ポリシリコン配線の表面を酸化し、約１５０
ＯＡのシリコン酸化膜を形成する。再びフォトエツチン
グ法によシ、高抵抗素子となる部分の酸化膜３を除き、
前記のポリシリコン配線表面の酸化膜をとりさる。次に
Ｍｏを全面に蒸着し、６００℃の熱処理を行い、ポリシ
リコン表面にシリサイド層７を形成する過酸化水素系の
エツチャーで、未反応のモリブデンをとりのぞけは、第
２図の構造が得られる。
本実施例では、′ｃｔ１．極部ポリシリコン表面にモリ
ブデンシリサイドが形成されであることにより電極部の
抵抗が下げられている。また電極部の形成が高抵抗素子
の実効長に全く影響を及ぼさないので、高抵抗素子の長
さり、は、抵抗値が希望する値となるための必要最小限
の長さとすればよく１．１０００程度の抵抗を得ようと
すれば、２μ程度の長さがあれば充分である。
ブデンシリサイドが形成されであることにより電極部の
抵抗が下げられている。また電極部の形成が高抵抗素子
の実効長に全く影響を及ぼさないので、高抵抗素子の長
さり、は、抵抗値が希望する値となるための必要最小限
の長さとすればよく１．１０００程度の抵抗を得ようと
すれば、２μ程度の長さがあれば充分である。
以上のように本発明によれば、ポリシリコン高抵抗素子
の大きさを従来の半分以下にすることができ、ポリシリ
コン高抵抗素子を利用しているＭＯＳスタテックメモリ
のセルサイズの縮小に大きな効果を発揮し、半導体メモ
リ素子の微細化に役立つ。
の大きさを従来の半分以下にすることができ、ポリシリ
コン高抵抗素子を利用しているＭＯＳスタテックメモリ
のセルサイズの縮小に大きな効果を発揮し、半導体メモ
リ素子の微細化に役立つ。
なお本実施例では、電極部ポリシリコン表面にモリブデ
ンシリサイド層を形成したが、他の金属のシリサイド層
もしくは高融点金属層でも全く同一の効果が得られる。
ンシリサイド層を形成したが、他の金属のシリサイド層
もしくは高融点金属層でも全く同一の効果が得られる。
また半導体素子にかかる高抵抗素子を組込むとき、低抵
抗のポリシリコン配線層が同時に必要とされる場合は、
高抵抗素子近傍以外のポリシリコン配線層には、高濃度
に不純物をドープし、表面に形成されたシリサイド層と
ともに、ポリシリコ／配線層も電気伝導に寄与させるこ
とができるようにすることも可能でめる。
抗のポリシリコン配線層が同時に必要とされる場合は、
高抵抗素子近傍以外のポリシリコン配線層には、高濃度
に不純物をドープし、表面に形成されたシリサイド層と
ともに、ポリシリコ／配線層も電気伝導に寄与させるこ
とができるようにすることも可能でめる。
第１図は従来のポリ７リコン高抵抗素子の断面図、第２
図は本発明によるポリシリコン高抵抗素子の断面図。 尚、図において、ｌ・・・・・・絶縁膜、２・・・・・
・高抵抗ポリシリコン、３・・・・・・酸化シリコン膜
、４・・・・・・高濃度リンドープポリシリコン、５・
・・・・・引き出し電極、６・・・・・・高抵抗ポリシ
リコン、７・・・・・・モリブデンシリサイドである。 躬 １ 図 ８２図
図は本発明によるポリシリコン高抵抗素子の断面図。 尚、図において、ｌ・・・・・・絶縁膜、２・・・・・
・高抵抗ポリシリコン、３・・・・・・酸化シリコン膜
、４・・・・・・高濃度リンドープポリシリコン、５・
・・・・・引き出し電極、６・・・・・・高抵抗ポリシ
リコン、７・・・・・・モリブデンシリサイドである。 躬 １ 図 ８２図
Claims (2)
- （１） 多結晶シリコン配線に於て、高抵抗素子として
使われる部分を除いて、ポリシリコン配線の表面に高融
点金属層、またはクリサイド層が形成されておることを
特徴とする半導体装置。 - （２）多結晶シリコン配線が、高濃度に不純物がドープ
された部分と、低濃度にドープされた部分、またはノン
ドープの部分からなることを特徴とする特許請求の範囲
（１）記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58184762A JPS6076157A (ja) | 1983-10-03 | 1983-10-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58184762A JPS6076157A (ja) | 1983-10-03 | 1983-10-03 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6076157A true JPS6076157A (ja) | 1985-04-30 |
Family
ID=16158879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58184762A Pending JPS6076157A (ja) | 1983-10-03 | 1983-10-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6076157A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60263455A (ja) * | 1984-06-04 | 1985-12-26 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | ポリシリコン構造 |
| JPH028054U (ja) * | 1988-06-30 | 1990-01-18 | ||
| JPH0491282U (ja) * | 1990-12-26 | 1992-08-10 | ||
| US5670820A (en) * | 1987-05-01 | 1997-09-23 | Inmos Limited | Semiconductor element incorporating a resistive device |
| US6020418A (en) * | 1991-05-23 | 2000-02-01 | Cytech Technology Corp. | Microdispersions of hydroxamated polymers |
| WO2004105135A1 (en) * | 2003-05-19 | 2004-12-02 | Advanced Micro Devices, Inc. | Method of forming resistive structures |
-
1983
- 1983-10-03 JP JP58184762A patent/JPS6076157A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60263455A (ja) * | 1984-06-04 | 1985-12-26 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | ポリシリコン構造 |
| US5670820A (en) * | 1987-05-01 | 1997-09-23 | Inmos Limited | Semiconductor element incorporating a resistive device |
| JPH028054U (ja) * | 1988-06-30 | 1990-01-18 | ||
| JPH0491282U (ja) * | 1990-12-26 | 1992-08-10 | ||
| US6020418A (en) * | 1991-05-23 | 2000-02-01 | Cytech Technology Corp. | Microdispersions of hydroxamated polymers |
| WO2004105135A1 (en) * | 2003-05-19 | 2004-12-02 | Advanced Micro Devices, Inc. | Method of forming resistive structures |
| GB2417830A (en) * | 2003-05-19 | 2006-03-08 | Advanced Micro Devices Inc | Method of forming resistive structures |
| GB2417830B (en) * | 2003-05-19 | 2007-04-25 | Advanced Micro Devices Inc | Method of forming resistive structures |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0227085B1 (en) | A method of manufacturing igfets having minimal junction depth using epitaxial recrystallization | |
| US5817547A (en) | Method for fabricating a metal oxide semiconductor field effect transistor having a multi-layered gate electrode | |
| JPS607775A (ja) | 半導体装置およびその製造方法 | |
| JPH02285632A (ja) | 半導体装置の伝導物質層の上部にシリサイド膜を形成する方法 | |
| JPS60116167A (ja) | 半導体記憶装置及びその製造方法 | |
| JPS5834931B2 (ja) | ハンドウタイヘノフジユンブツドウニユウホウ | |
| JPS6197975A (ja) | 半導体装置の製造方法 | |
| JP2838315B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02266533A (ja) | 半導体装置の製造方法 | |
| JPH06275821A (ja) | Ｍｏｓトランジスタとその製造方法 | |
| JPS60175452A (ja) | トランジスタの製造方法 | |
| JPS60124972A (ja) | 半導体装置の製造方法 | |
| JPS5856460A (ja) | 半導体装置の製造方法 | |
| JP2658163B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPS61248476A (ja) | 半導体装置の製造方法 | |
| JPH04307741A (ja) | 半導体装置の製造方法 | |
| JPH0251280A (ja) | Ｐｎ接合型ダイオード及びその製造方法 | |
| JPS6235569A (ja) | Ｍｉｓ型トランジスタ及びその製造方法 | |
| JPH04165629A (ja) | Ｍｏｓ型半導体装置 | |
| KR100217913B1 (ko) | 반도체 소자의 폴리실리콘층 형성방법 | |
| JPH0237726A (ja) | 半導体素子の製造方法 | |
| JPH0137856B2 (ja) | ||
| JPS59108354A (ja) | 半導体装置の製造方法 | |
| JPH0231467A (ja) | 不揮発性半導体記億装置の製造方法 | |
| JPS61176155A (ja) | アクテイブマトリクス基板の製造方法 |