JPS607775A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS607775A JPS607775A JP58115523A JP11552383A JPS607775A JP S607775 A JPS607775 A JP S607775A JP 58115523 A JP58115523 A JP 58115523A JP 11552383 A JP11552383 A JP 11552383A JP S607775 A JPS607775 A JP S607775A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- polycrystalline silicon
- impurity concentration
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
- H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
- H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H10D64/01306—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon
- H10D64/01308—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal
- H10D64/0131—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal the additional conductive layer comprising a silicide layer formed by the silicidation reaction between the layer of silicon with a metal layer which is not formed by metal implantation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
- H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
- H10D64/663—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a silicide layer contacting the layer of silicon, e.g. polycide gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/44—Conductive materials thereof
- H10W20/4451—Semiconductor materials, e.g. polysilicon
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置およびその製造方法にかかシ、とく
に−導電性を有する、多結晶シリコンを、例えば低抵抗
化することを自損して、金属との化合物（以下金属シリ
サイドと略する）を形成しようとする際に、従来避ける
ことの出来なかった問題を同時に解決することの出来る
構造及びその製造方法に関するものである。具体的には
Ｍｏｓ型半導体装置の多結晶シリコンよりなるゲート電
極をシリサイド化する際に、金属原子に起因した、電気
的特性の変動がほとんど無くなる事の可能な構造及び製
造方法を与えるものである。
に−導電性を有する、多結晶シリコンを、例えば低抵抗
化することを自損して、金属との化合物（以下金属シリ
サイドと略する）を形成しようとする際に、従来避ける
ことの出来なかった問題を同時に解決することの出来る
構造及びその製造方法に関するものである。具体的には
Ｍｏｓ型半導体装置の多結晶シリコンよりなるゲート電
極をシリサイド化する際に、金属原子に起因した、電気
的特性の変動がほとんど無くなる事の可能な構造及び製
造方法を与えるものである。
近年、従来のポリシリコンゲートに変わる低抵抗ゲート
の要求が強い。そのような、低抵抗ゲ−トを得る方法の
うち、通常よく用いられる方法は、次に示すような、シ
リコンと金属との化合物（金属シリサイド）を形成する
ことである。
の要求が強い。そのような、低抵抗ゲ−トを得る方法の
うち、通常よく用いられる方法は、次に示すような、シ
リコンと金属との化合物（金属シリサイド）を形成する
ことである。
第１図はそのような金属シリサイドを形成する一例であ
る。
る。
第１図（ａ）に示すように、−導電型単結晶シリコン基
板１１の一表面上に、例えば熱酸化法によシ、酸化シリ
コン膜１２を形成する。この膜は、例えばＭＯ８型半導
体装置のゲート酸化膜となる場合がある。前記酸化シリ
コン膜１２の表面上の所定の場所に一導電型の多結晶シ
リコン１３が公知の技術を用いて形成する。その０１ｉ
１面にも酸化シリコン膜が被着してＩ（ｈる。この多結
晶シリコン膜１３１ｒすえばＭＯ８型半導体装置のゲー
ト電極になる。
板１１の一表面上に、例えば熱酸化法によシ、酸化シリ
コン膜１２を形成する。この膜は、例えばＭＯ８型半導
体装置のゲート酸化膜となる場合がある。前記酸化シリ
コン膜１２の表面上の所定の場所に一導電型の多結晶シ
リコン１３が公知の技術を用いて形成する。その０１ｉ
１面にも酸化シリコン膜が被着してＩ（ｈる。この多結
晶シリコン膜１３１ｒすえばＭＯ８型半導体装置のゲー
ト電極になる。
次に、第１図（ｂ）に示すように、少なくとも前記多結
晶シリコン１３を被って、金属層１４を被着する。つづ
いて、適当な熱処理を施すことにより、前記金属層１４
の、前記多結晶シリコン１３と接している領域において
のみ、金属原子とシリコン原子が反応して、金属シリサ
イドＮ１５が成長する。また、前記金属層１４のうちで
前記酸化シリコン膜１２と接している領域では、−属シ
リサイド層は成長しないで、金属層は被着時の状態で残
される（第１図（Ｃ））。
晶シリコン１３を被って、金属層１４を被着する。つづ
いて、適当な熱処理を施すことにより、前記金属層１４
の、前記多結晶シリコン１３と接している領域において
のみ、金属原子とシリコン原子が反応して、金属シリサ
イドＮ１５が成長する。また、前記金属層１４のうちで
前記酸化シリコン膜１２と接している領域では、−属シ
リサイド層は成長しないで、金属層は被着時の状態で残
される（第１図（Ｃ））。
次いで、前記金属Ｎ１４を恩沢的にエツチング除去する
ことにより前記金属シリサイド層１５は残されたまま前
記酸化シリコン膜１２の上の、前記金１７Ａ／Ｌｊ１４
のみ除去することが出来る。それによって、前記多結晶
シリコン上にのみ金属シリサイド層１５を形成すること
が出来る（ｆｉ、１図（ｄ＞ ）。
ことにより前記金属シリサイド層１５は残されたまま前
記酸化シリコン膜１２の上の、前記金１７Ａ／Ｌｊ１４
のみ除去することが出来る。それによって、前記多結晶
シリコン上にのみ金属シリサイド層１５を形成すること
が出来る（ｆｉ、１図（ｄ＞ ）。
この方法は、特殊なエツチング法を用いることなしに、
金属シリサイド層を、多結晶シリコン膜上に自己整合的
に形成することが出来るという大きな利点があるものの
次に述べるような問題点があった。
金属シリサイド層を、多結晶シリコン膜上に自己整合的
に形成することが出来るという大きな利点があるものの
次に述べるような問題点があった。
第２図ｆａ）は第１図に示した金属シリサイド島形成の
方法を用いて、ＭＯ８型半導体装置を製造した場合のそ
の構造の断面図を示したものである。
方法を用いて、ＭＯ８型半導体装置を製造した場合のそ
の構造の断面図を示したものである。
第２図（ａ）において−導電型単結晶シリコン基板２１
上に酸化シリコンより成る、ゲート絶縁膜２２を形成し
、２３で示した、多結晶シリコンより成るゲート電極上
に、金属シリサイド層２５を形成しである。２６ａ、２
６ｂはそれぞれＭＯ８型半導体装置のソース及びドレイ
ン不純物拡散層領域を示している。このように、公知の
技術を用いて、ケート電極領域に金属シリサイド層を形
成した場合、形成直後は、物理的構造においても、電気
的な特性としても第２ＩＱ（ａ）に示したような、多結
晶シリコン層と、金属シリサイド層は二層構造になって
いる。しかし、このような二層構造は、必ずしも安定な
ものではなく、いろいろな原因で、くずれていく傾向に
ある。そして、このような二層構造がくずれ１ζ場合、
第２図（ｂｌに示すように金属シリサイド層２５は、多
結晶シリコン層２３の中に拡散していき最終的には、＋
４’＋Ｉ記ゲート絶縁膜２２との界面にまで達する。金
属シリサイド層が、ゲート絶縁膜との界面にまで達した
場合、ＭＯ８型半導体装置は、その電気的特性に著しい
影響を受けてしまう。すなわち、ＭＯ８製半導体装置は
、ゲート電極の下の基板表面領域の電流を制御すること
で、動作することを特長としているので、ゲート電極下
の基板表面領域に印加される電界は、正確に１１ｉ；卯
１１されている。そのような領域に、比較的不安定な金
属シリサイド層が形ｌ玖されることは、ＭＯ８ｍ半導体
装置の電気的特性が非常に大きく変動することは避けら
れない。具体的には、例えハ、エンハンスメントｇｌｖ
ｉＯＳ ） ランジスタ―、反転層形成のしへい値電圧
が大きく変動することになる。
上に酸化シリコンより成る、ゲート絶縁膜２２を形成し
、２３で示した、多結晶シリコンより成るゲート電極上
に、金属シリサイド層２５を形成しである。２６ａ、２
６ｂはそれぞれＭＯ８型半導体装置のソース及びドレイ
ン不純物拡散層領域を示している。このように、公知の
技術を用いて、ケート電極領域に金属シリサイド層を形
成した場合、形成直後は、物理的構造においても、電気
的な特性としても第２ＩＱ（ａ）に示したような、多結
晶シリコン層と、金属シリサイド層は二層構造になって
いる。しかし、このような二層構造は、必ずしも安定な
ものではなく、いろいろな原因で、くずれていく傾向に
ある。そして、このような二層構造がくずれ１ζ場合、
第２図（ｂｌに示すように金属シリサイド層２５は、多
結晶シリコン層２３の中に拡散していき最終的には、＋
４’＋Ｉ記ゲート絶縁膜２２との界面にまで達する。金
属シリサイド層が、ゲート絶縁膜との界面にまで達した
場合、ＭＯ８型半導体装置は、その電気的特性に著しい
影響を受けてしまう。すなわち、ＭＯ８製半導体装置は
、ゲート電極の下の基板表面領域の電流を制御すること
で、動作することを特長としているので、ゲート電極下
の基板表面領域に印加される電界は、正確に１１ｉ；卯
１１されている。そのような領域に、比較的不安定な金
属シリサイド層が形ｌ玖されることは、ＭＯ８ｍ半導体
装置の電気的特性が非常に大きく変動することは避けら
れない。具体的には、例えハ、エンハンスメントｇｌｖ
ｉＯＳ ） ランジスタ―、反転層形成のしへい値電圧
が大きく変動することになる。
一方そのような二重層をくずす要因としては、いくつか
考えられるが、そのうちで最も深刻なものは、ＭＯ８ｆ
ｆｉ半導体装置製造上行なわれる１−５温の熱処理であ
る。高温の熱処理は、金属及びシリコン原子を大きく活
性化し、その結果、金属シリサイド層形成直後に保たれ
ていた、金にシリサイド層と多結晶シリコン層との二層
構造は全く保持されない場合がある。徒だ、上で並べ１
ヒ簡温の熱処理は、製造上、不可避な場合が多く、ここ
で述べた問題は全く深刻であっブζ。
考えられるが、そのうちで最も深刻なものは、ＭＯ８ｆ
ｆｉ半導体装置製造上行なわれる１−５温の熱処理であ
る。高温の熱処理は、金属及びシリコン原子を大きく活
性化し、その結果、金属シリサイド層形成直後に保たれ
ていた、金にシリサイド層と多結晶シリコン層との二層
構造は全く保持されない場合がある。徒だ、上で並べ１
ヒ簡温の熱処理は、製造上、不可避な場合が多く、ここ
で述べた問題は全く深刻であっブζ。
本発明は、そのような問題点を解決することを目的とす
るもので、その要旨は、多結晶シリコン上に金〃」シリ
サイド層を形成する際、多結晶シリコンを、二層構造に
し、特に、その二層の下Ｓ−ｔなわち、ＭＣｌ５網半導
体装荷におけるゲート絶縁膜に接する層を、高濃度に不
純物を拡散し、金ｐｉ″ｉシリサイド層の拡散に対して
阻止膜とすることを特長とする。
るもので、その要旨は、多結晶シリコン上に金〃」シリ
サイド層を形成する際、多結晶シリコンを、二層構造に
し、特に、その二層の下Ｓ−ｔなわち、ＭＣｌ５網半導
体装荷におけるゲート絶縁膜に接する層を、高濃度に不
純物を拡散し、金ｐｉ″ｉシリサイド層の拡散に対して
阻止膜とすることを特長とする。
以下、第３図に従ってその製造工程を示し、１′徒後に
それによって得られた構造を明示する。
それによって得られた構造を明示する。
第３図（ａ）に示すように、−ｉ電型単結晶シリコン基
板３１の一主表面上に、例えば熱酸化法により、酸化シ
リコンよシ成ろゲート絶縁膜３２を形成する。次いで、
第１多結晶シリコン層３３を前記ゲート絶縁膜３２に接
し、て形成する。次に、ＩＡＩ記第１多結晶シリコン層
３３中に、例えば、リンよシなる不純物を高濃度に導入
する。そのような高濃度の不純物導入は、イオン注入法
及び熱拡散法などの公知の方法で行なわれてよい。また
、そのような高濃度第１多結晶シリコン層３３の不純物
濃度は、後で行なわれる金属シリサイド層形成と比較し
て、十分に形成速度が小さく７よる濃度であればよい。
板３１の一主表面上に、例えば熱酸化法により、酸化シ
リコンよシ成ろゲート絶縁膜３２を形成する。次いで、
第１多結晶シリコン層３３を前記ゲート絶縁膜３２に接
し、て形成する。次に、ＩＡＩ記第１多結晶シリコン層
３３中に、例えば、リンよシなる不純物を高濃度に導入
する。そのような高濃度の不純物導入は、イオン注入法
及び熱拡散法などの公知の方法で行なわれてよい。また
、そのような高濃度第１多結晶シリコン層３３の不純物
濃度は、後で行なわれる金属シリサイド層形成と比較し
て、十分に形成速度が小さく７よる濃度であればよい。
つまシ、：Ｉ、ｊｌｌ常、金ケ！５シリサイド層はシリ
コン中に不純物が高儂Ｒ［で入っでいる場合、形成速度
は浪団に叫く依イメし、不純物４度が高くなるにつれて
小さくなる１頃向かあるので、ある一度を超えると、そ
こでの全域シ１）′す１６層の形成は無視できる訳であ
る。
コン中に不純物が高儂Ｒ［で入っでいる場合、形成速度
は浪団に叫く依イメし、不純物４度が高くなるにつれて
小さくなる１頃向かあるので、ある一度を超えると、そ
こでの全域シ１）′す１６層の形成は無視できる訳であ
る。
次いで、第３＋ｚ、＋（ｂ）に示すように、第２の多結
晶シリコン層３７を、６ｊ記高濃度多１貼晶シリコンノ
脅３３の上に形成する。仄いで、トリえは耐化シリコン
藤のような、シリコンの熱酸化にｉ示してマスクとなる
ような、膜３８を形成する。
晶シリコン層３７を、６ｊ記高濃度多１貼晶シリコンノ
脅３３の上に形成する。仄いで、トリえは耐化シリコン
藤のような、シリコンの熱酸化にｉ示してマスクとなる
ような、膜３８を形成する。
次いで、菖３１図（ｃ）に示すように、公知のフォトエ
ツチング技術を用いて、ｔヅ■定の位′Ｇ１にのか、ｎ
ｉＪ記多結晶シリコン領域を形成する文うに、ｔｌＩＩ
記望化シリコン膜３８、第２多結晶シリコン層３７、高
濃度多結晶シリコン層３３を順にエツチングし、それぞ
れ、３８ａ１３７ａ１３３ａを形成する。
ツチング技術を用いて、ｔヅ■定の位′Ｇ１にのか、ｎ
ｉＪ記多結晶シリコン領域を形成する文うに、ｔｌＩＩ
記望化シリコン膜３８、第２多結晶シリコン層３７、高
濃度多結晶シリコン層３３を順にエツチングし、それぞ
れ、３８ａ１３７ａ１３３ａを形成する。
次いで、前記窒化シリコンｌｌ５Ｇ ３８７ｆ：マスク
にして、高温の熱酸化法によシ、ＡｉＪＥ第２多、＜ｉ
ｕ品シリコン層３７ａ、前記高濃度多結晶シリコン層３
３ａの１１１］面に、酸化シリコン）Ｉ’Ａを成長する
。次いで前Ｕ【′、窒窒化シリコ模膜除去し、第３図（
ｄ）の構造を得る。
にして、高温の熱酸化法によシ、ＡｉＪＥ第２多、＜ｉ
ｕ品シリコン層３７ａ、前記高濃度多結晶シリコン層３
３ａの１１１］面に、酸化シリコン）Ｉ’Ａを成長する
。次いで前Ｕ【′、窒窒化シリコ模膜除去し、第３図（
ｄ）の構造を得る。
次いで４１３図（ｅ）に示すように全面に金属層３４を
仮着する。
仮着する。
適当な熱処理を施すことにより、前記金属層３４の前記
第２の多結晶シリコン３７ａと接している領域において
のみ、金属原子とシリコン原子が反応して金属シリサイ
ド層３°５が成長する。またこの場合も、従来例のとこ
ろで述べたように、前記金属層３４のうちで、Ｉ：’Ｉ
’５．ｅ Ｅ？、？化シリコンＩ莫３２と接している
領域で（・ま、金属シリサイド層は成長しないで、金属
層は被着時の状ｊ乙で残される（第３図（ｆ））。
第２の多結晶シリコン３７ａと接している領域において
のみ、金属原子とシリコン原子が反応して金属シリサイ
ド層３°５が成長する。またこの場合も、従来例のとこ
ろで述べたように、前記金属層３４のうちで、Ｉ：’Ｉ
’５．ｅ Ｅ？、？化シリコンＩ莫３２と接している
領域で（・ま、金属シリサイド層は成長しないで、金属
層は被着時の状ｊ乙で残される（第３図（ｆ））。
次いで、前記金Ｊｓ層３４を選択的にエツチング除去す
ることによシ、前記金、！コシリサイド層３５は残され
だま掟、前記Ｃβ化シリコンｊｉｉ ３２の上の前記金
属層３４のみ除去することが出来る。そうすることによ
り、第３図（、ｌ／）で示す構造が冴られる。
ることによシ、前記金、！コシリサイド層３５は残され
だま掟、前記Ｃβ化シリコンｊｉｉ ３２の上の前記金
属層３４のみ除去することが出来る。そうすることによ
り、第３図（、ｌ／）で示す構造が冴られる。
この構造の特長は、多結晶シリコン層が、従来の構造と
異なり二層構１ごとになっでオ？９、しがも、基板３１
に近い部分に、不純ＯＩ濃以が非常に高くなるような０
〜１の多結晶シリコン層が形）戊しであることで、それ
によって、金ｉｌ［・１シリサイド層が拡散して、基板
３１の近くまで達することが可能になる。ずなわら、第
２図で説明したような、ＭＯ８Ｏ８型半導体装置気的特
性の変動をもたらすことの少ない構造を与えるものであ
る。
異なり二層構１ごとになっでオ？９、しがも、基板３１
に近い部分に、不純ＯＩ濃以が非常に高くなるような０
〜１の多結晶シリコン層が形）戊しであることで、それ
によって、金ｉｌ［・１シリサイド層が拡散して、基板
３１の近くまで達することが可能になる。ずなわら、第
２図で説明したような、ＭＯ８Ｏ８型半導体装置気的特
性の変動をもたらすことの少ない構造を与えるものであ
る。
第１図は金属シリサイド層形成に関する従平の一方法例
を示した断面図である。第２図は、従来の構造における
問題点を説明するためのＭＯ８型半導体装置の断面図で
ある。まだ第３図は、本発明に基づいた一実施例を各工
程毎に示した断面図である。 同、図において、１１，２１．３１・・・・・・−０，
、？≠覗型結晶シリコン基板、１２，２２，３２・・・
・・・ゲート絶縁膜及びゲート化１１面絶縁膜、１３・
・・・・・従来例における多結晶シリコン層、３３，３
３ａ・・・・・・高＃度第１多結晶シリコン層、３７，
３７．ａ ・・・・第２多結晶シリコン層、１４．３４
・・・・・・金属層、１５．３５・・・・全国シリサイ
ド層。 、′−・ 、゛ □ 代理人 弁理士 内 原 口 。 第１図 第２区 華３区 第３図 ３３９
を示した断面図である。第２図は、従来の構造における
問題点を説明するためのＭＯ８型半導体装置の断面図で
ある。まだ第３図は、本発明に基づいた一実施例を各工
程毎に示した断面図である。 同、図において、１１，２１．３１・・・・・・−０，
、？≠覗型結晶シリコン基板、１２，２２，３２・・・
・・・ゲート絶縁膜及びゲート化１１面絶縁膜、１３・
・・・・・従来例における多結晶シリコン層、３３，３
３ａ・・・・・・高＃度第１多結晶シリコン層、３７，
３７．ａ ・・・・第２多結晶シリコン層、１４．３４
・・・・・・金属層、１５．３５・・・・全国シリサイ
ド層。 、′−・ 、゛ □ 代理人 弁理士 内 原 口 。 第１図 第２区 華３区 第３図 ３３９
Claims (2)
- （１）−導電型単結晶シリコン基板上の絶縁膜上に多結
晶シリコンを有し、前記多結晶シリコン中には、不純物
が導入されていて、前記不純物濃度は、前記多結晶シリ
コンの前記絶縁膜に接する界面領域では高く、前記界面
領域から遠ざかるにつ五て低下する構造を有し、さらに
、前記絶縁膜に接する界面を除く前記多結晶シリコンの
表面領域の少くとも一部領域には、金属シリサイド層を
有する構造を特徴とする半導体装置。 - （２）−導電型結晶シリコン基板上に、絶縁膜を形する
工程と、前記絶縁膜に接して、第１の多結晶シリコン層
を形成する工程と、前記第１の多結晶シリコン中に不純
物を導入する工程と、その後前記第１の多結晶シリコン
層に接してその表面上に第２の多結晶シリコン層を、形
成する工程と、前記第２の多結晶の表面領域のうち、前
記第１の多結晶シリコン層と接する領域を除く部分に、
金属シリサイド層を形成する工程を有することを特徴と
する半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58115523A JPH0638496B2 (ja) | 1983-06-27 | 1983-06-27 | 半導体装置 |
| US06/624,733 US4584760A (en) | 1983-06-27 | 1984-06-26 | Method of manufacturing a semiconductor device having a polycrystalline silicon layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58115523A JPH0638496B2 (ja) | 1983-06-27 | 1983-06-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS607775A true JPS607775A (ja) | 1985-01-16 |
| JPH0638496B2 JPH0638496B2 (ja) | 1994-05-18 |
Family
ID=14664632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58115523A Expired - Lifetime JPH0638496B2 (ja) | 1983-06-27 | 1983-06-27 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4584760A (ja) |
| JP (1) | JPH0638496B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62115776A (ja) * | 1985-11-15 | 1987-05-27 | Nec Corp | 半導体装置の製造方法 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5825264A (ja) * | 1981-08-07 | 1983-02-15 | Hitachi Ltd | 絶縁ゲート型半導体装置 |
| JPS62102559A (ja) * | 1985-10-29 | 1987-05-13 | Mitsubishi Electric Corp | 半導体装置及び製造方法 |
| JPS63255972A (ja) * | 1987-04-14 | 1988-10-24 | Toshiba Corp | 半導体装置の製造方法 |
| US5237196A (en) * | 1987-04-14 | 1993-08-17 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| JP2757927B2 (ja) * | 1990-06-28 | 1998-05-25 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 半導体基板上の隔置されたシリコン領域の相互接続方法 |
| JP2558931B2 (ja) * | 1990-07-13 | 1996-11-27 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US5147820A (en) * | 1991-08-26 | 1992-09-15 | At&T Bell Laboratories | Silicide formation on polysilicon |
| JP3045946B2 (ja) * | 1994-05-09 | 2000-05-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 半導体デバイスの製造方法 |
| EP0746027A3 (en) * | 1995-05-03 | 1998-04-01 | Applied Materials, Inc. | Polysilicon/tungsten silicide multilayer composite formed on an integrated circuit structure, and improved method of making same |
| JP2636796B2 (ja) * | 1995-05-24 | 1997-07-30 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR100190757B1 (ko) * | 1995-06-30 | 1999-06-01 | 김영환 | 모스 전계 효과 트랜지스터 형성방법 |
| FR2739491B1 (fr) | 1995-09-28 | 1997-12-12 | Sgs Thomson Microelectronics | Procede de modification du dopage d'une couche de silicium |
| US5981364A (en) * | 1995-12-06 | 1999-11-09 | Advanced Micro Devices, Inc. | Method of forming a silicon gate to produce silicon devices with improved performance |
| US5930634A (en) * | 1997-04-21 | 1999-07-27 | Advanced Micro Devices, Inc. | Method of making an IGFET with a multilevel gate |
| US5851891A (en) * | 1997-04-21 | 1998-12-22 | Advanced Micro Devices, Inc. | IGFET method of forming with silicide contact on ultra-thin gate |
| US7268065B2 (en) * | 2004-06-18 | 2007-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of manufacturing metal-silicide features |
| US7138307B2 (en) * | 2004-08-04 | 2006-11-21 | Intel Corporation | Method to produce highly doped polysilicon thin films |
| US20080191268A1 (en) * | 2007-02-14 | 2008-08-14 | Qimonda Ag | Integrated circuit and method of manufacturing an integrated circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54108582A (en) * | 1978-02-15 | 1979-08-25 | Toshiba Corp | Manufacture of silicon type field effect transistor |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5290273A (en) * | 1976-01-23 | 1977-07-29 | Hitachi Ltd | Semiconductor device |
| JPS606108B2 (ja) * | 1976-07-07 | 1985-02-15 | 株式会社東芝 | 半導体装置の製造方法 |
| US4128670A (en) * | 1977-11-11 | 1978-12-05 | International Business Machines Corporation | Fabrication method for integrated circuits with polysilicon lines having low sheet resistance |
| US4309224A (en) * | 1978-10-06 | 1982-01-05 | Tokyo Shibaura Denki Kabushiki Kaisha | Method for manufacturing a semiconductor device |
| US4329706A (en) * | 1979-03-01 | 1982-05-11 | International Business Machines Corporation | Doped polysilicon silicide semiconductor integrated circuit interconnections |
| US4229502A (en) * | 1979-08-10 | 1980-10-21 | Rca Corporation | Low-resistivity polycrystalline silicon film |
| JPS577959A (en) * | 1980-06-19 | 1982-01-16 | Toshiba Corp | Semiconductor device |
| NL186352C (nl) * | 1980-08-27 | 1990-11-01 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting. |
| JPS583285A (ja) * | 1981-06-30 | 1983-01-10 | Fujitsu Ltd | 半導体集積回路の保護装置 |
| US4471524A (en) * | 1982-06-01 | 1984-09-18 | At&T Bell Laboratories | Method for manufacturing an insulated gate field effect transistor device |
-
1983
- 1983-06-27 JP JP58115523A patent/JPH0638496B2/ja not_active Expired - Lifetime
-
1984
- 1984-06-26 US US06/624,733 patent/US4584760A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54108582A (en) * | 1978-02-15 | 1979-08-25 | Toshiba Corp | Manufacture of silicon type field effect transistor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62115776A (ja) * | 1985-11-15 | 1987-05-27 | Nec Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0638496B2 (ja) | 1994-05-18 |
| US4584760A (en) | 1986-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS607775A (ja) | 半導体装置およびその製造方法 | |
| JP2662325B2 (ja) | 電界効果型半導体素子の構造およびその製造方法 | |
| US4901134A (en) | Semiconductor device and manufacturing method thereof | |
| EP0077737A2 (en) | Low capacitance field effect transistor | |
| JP3607684B2 (ja) | 半導体装置の製造方法 | |
| JP2828438B2 (ja) | 半導体素子のポリサイド層形成方法 | |
| JPS6228591B2 (ja) | ||
| JPH0831931A (ja) | 半導体装置およびその製造方法 | |
| TW558759B (en) | Method of forming and etching resistor protection oxide layer | |
| JPS6180862A (ja) | 半導体装置の製造方法 | |
| JP2658163B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JP3147374B2 (ja) | 半導体装置 | |
| JPS62264643A (ja) | 半導体装置の製造方法 | |
| JPS60133755A (ja) | 半導体装置の製造方法 | |
| JP2000100972A (ja) | 半導体装置 | |
| JPH0658965B2 (ja) | 半導体装置の製造方法 | |
| JPS62281351A (ja) | 半導体装置の製造方法 | |
| JPS60229373A (ja) | 半導体装置 | |
| JPS58106847A (ja) | 半導体装置の製造方法 | |
| JPS6255312B2 (ja) | ||
| JPS61158181A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPS5882572A (ja) | 半導体装置の製造方法 | |
| JPS59189624A (ja) | シリコン半導体装置の電極形成方法 | |
| JPS583391B2 (ja) | デンカイコウカガタトランジスタ ノ セイゾウホウホウ | |
| JPH0237726A (ja) | 半導体素子の製造方法 |