JPS61176155A - アクテイブマトリクス基板の製造方法 - Google Patents
アクテイブマトリクス基板の製造方法Info
- Publication number
- JPS61176155A JPS61176155A JP60016745A JP1674585A JPS61176155A JP S61176155 A JPS61176155 A JP S61176155A JP 60016745 A JP60016745 A JP 60016745A JP 1674585 A JP1674585 A JP 1674585A JP S61176155 A JPS61176155 A JP S61176155A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- active matrix
- matrix substrate
- film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は絶縁基板上に形成された薄膜トランジスタ（以
後ＴＦτと略す）の製造方法忙関する。
後ＴＦτと略す）の製造方法忙関する。
善に液晶表示装置等忙用いられる絶縁基板上ＫＴＦＴア
レイを形成したアクティブマトリクス基板の製造方法忙
関する。
レイを形成したアクティブマトリクス基板の製造方法忙
関する。
従来のアクティブマトリクス基板の製造方法について、
ポリシリコンＴＰＴを使って説明する。
ポリシリコンＴＰＴを使って説明する。
ポリシリコン７１ＦＴは、第２図忙示すように絶縁基板
１１上にポリシリコン薄膜１２を５００Ａ〜５０００Ａ
の膜厚でＣＶＤ法（気相成長法）吟忙より形成し、所定
の形状に選択的虻エツチングする。
１１上にポリシリコン薄膜１２を５００Ａ〜５０００Ａ
の膜厚でＣＶＤ法（気相成長法）吟忙より形成し、所定
の形状に選択的虻エツチングする。
このポリシリコン薄１１２を熱酸化して、ゲート酸化＃
１３を形成し、さらにゲート電極１４を形成する几め忙
高融点金属薄膜やポリシリコン薄膜を２０００ Ａ〜１
００ＧＯＡの膜厚で形成し熱拡散忙よる不純物拡散後、
所定の形状となす。ゲート電極１４をマスクとしてイオ
ン注入により不純物をポリシリコン１２中に注入してソ
ース１５及びドレイン１６を形成する。モノチャネルＴ
ＰＴ基板の場合。
１３を形成し、さらにゲート電極１４を形成する几め忙
高融点金属薄膜やポリシリコン薄膜を２０００ Ａ〜１
００ＧＯＡの膜厚で形成し熱拡散忙よる不純物拡散後、
所定の形状となす。ゲート電極１４をマスクとしてイオ
ン注入により不純物をポリシリコン１２中に注入してソ
ース１５及びドレイン１６を形成する。モノチャネルＴ
ＰＴ基板の場合。
け、Ｎ形あるーはＰ形のどちらか一方の不純物を注入す
ればよ−が、０ＭＯ８の場合などけ、例えばＰ形の不純
物を全面に注入し友後フォトレジスト等によりヤスクを
形成して選択的ＫＮ形不純物の注入する。Ｎ形、Ｐ形の
不純物注入の順番でもよいし、Ｐ形Ｎ形双方とも選択的
に注入してもよい。
ればよ−が、０ＭＯ８の場合などけ、例えばＰ形の不純
物を全面に注入し友後フォトレジスト等によりヤスクを
形成して選択的ＫＮ形不純物の注入する。Ｎ形、Ｐ形の
不純物注入の順番でもよいし、Ｐ形Ｎ形双方とも選択的
に注入してもよい。
不純物層を形成し友後、絶縁層を形成して層間絶縁１１
ｉ１１７とし熱処理し几あと、フォトエツチング法によ
りコンタクトホールを開口して後、透明導電膜により配
線１８及び画素駆動電極１９を形成する。以上忙よりア
クティブマトリクス基板が形成される。
ｉ１１７とし熱処理し几あと、フォトエツチング法によ
りコンタクトホールを開口して後、透明導電膜により配
線１８及び画素駆動電極１９を形成する。以上忙よりア
クティブマトリクス基板が形成される。
しかし、前述の従来技術では、絶縁基板上にイオン注入
を行う食め、絶縁基板上に多量の電荷が蓄積されること
になり、基板内で放電が発生して膜破壊が頻発に発生し
て、アクティブマトリクス基板の製造を困難にするとい
う問題点を有する。
を行う食め、絶縁基板上に多量の電荷が蓄積されること
になり、基板内で放電が発生して膜破壊が頻発に発生し
て、アクティブマトリクス基板の製造を困難にするとい
う問題点を有する。
そこで本発明はこのような問題点を解決するもので、そ
の目的とするところは、アクティブマトリクス基板の歩
留りを向上し、安定製造を可能にする製造方法を提供す
るところにある。
の目的とするところは、アクティブマトリクス基板の歩
留りを向上し、安定製造を可能にする製造方法を提供す
るところにある。
本発明のアクティブマトリクス基板の製造方法は、ゲー
ト電極を形成した後、シリコン薄膜を基板全面に形成し
、イオン注入を行つ友のち忙シリコン薄膜を酸化するこ
とを特徴とする。
ト電極を形成した後、シリコン薄膜を基板全面に形成し
、イオン注入を行つ友のち忙シリコン薄膜を酸化するこ
とを特徴とする。
本発明の上記の製造方法によれば、導電性を有するシリ
コン薄膜をイオン注入する基板上に形成してイオン注入
を行なうととにより、基ｆ！！面を一定電位に保つこと
ができ、イオン注入中に発生する放電を防ぐことができ
る。さらに基板上に形成され几シリコン薄膜をイオン注
入後に酸化することにより良質な層間絶縁膜となすこと
がモきる。
コン薄膜をイオン注入する基板上に形成してイオン注入
を行なうととにより、基ｆ！！面を一定電位に保つこと
ができ、イオン注入中に発生する放電を防ぐことができ
る。さらに基板上に形成され几シリコン薄膜をイオン注
入後に酸化することにより良質な層間絶縁膜となすこと
がモきる。
第１図及び第３図は１本発明の実施例Ｋかけるアクティ
ブマトリクス基板の製造方法を示す断面図である。
ブマトリクス基板の製造方法を示す断面図である。
絶縁基板１上にシリコン薄膜２をａＶＤ（化学気相成長
）法により５００°に〜３０００ Ａの厚さで形成し、
フォトエツチングにより所定の形状にす、る。
）法により５００°に〜３０００ Ａの厚さで形成し、
フォトエツチングにより所定の形状にす、る。
エツチングはＣＦ４あるいはＯＦ、と０．ガスの混合ガ
ス忙よりプラズマエツチングする。
ス忙よりプラズマエツチングする。
次に熱酸化により５００Ａ〜２０００ Ａのシリコン酸
化膜を形成しゲート酸化膜３となし、さらにシリコン薄
膜をＯＶＤ法により２０００λ〜１００００裏の膜厚で
形成し熱拡散による不純物拡散しｔあとフォトエツチン
グによりゲート電極５及び配線を形成する。上記薄膜パ
ターン形成した基板上にシリコン薄膜６を１００λ〜１
ｏｏｏＸの厚さでＯＶＤ法（常圧ＯＶＤ法、減圧ＯＶＤ
法、プラズｖＯＶＤ法等）Ｋより形成した後、Ｐ形不純
物としてＩＩＢ＋をビーム電流５００μＡ、注入量ｌＸ
１０”ｃｌＬ４の条件で不純物の注入を行い、さら忙フ
ォトレジストによりイオン注入マスクを形成してＮ形不
純物としてｓＩＮ をビーム電流８００μＡ、注入量
Ｓ Ｘ １０”ニー２の条件で不純物の注入を行なう。
化膜を形成しゲート酸化膜３となし、さらにシリコン薄
膜をＯＶＤ法により２０００λ〜１００００裏の膜厚で
形成し熱拡散による不純物拡散しｔあとフォトエツチン
グによりゲート電極５及び配線を形成する。上記薄膜パ
ターン形成した基板上にシリコン薄膜６を１００λ〜１
ｏｏｏＸの厚さでＯＶＤ法（常圧ＯＶＤ法、減圧ＯＶＤ
法、プラズｖＯＶＤ法等）Ｋより形成した後、Ｐ形不純
物としてＩＩＢ＋をビーム電流５００μＡ、注入量ｌＸ
１０”ｃｌＬ４の条件で不純物の注入を行い、さら忙フ
ォトレジストによりイオン注入マスクを形成してＮ形不
純物としてｓＩＮ をビーム電流８００μＡ、注入量
Ｓ Ｘ １０”ニー２の条件で不純物の注入を行なう。
このときのイオンの加速電圧は、各薄膜層の膜厚と不純
物に対するスト９ピングパワーを考慮して決める。イオ
ン注入後、水蒸気雰囲気内で８００℃〜１０００℃の温
度でシリコン薄膜６を熱鹸化して完全にシリコン酸化膜
７にする。さらｋこのシリコン酸化膜７の上ＫＯＶＤ法
によりシリコン酸化膜８を形成しシリコン酸化膜７及び
８０合計の厚さが５０００ Ａ以上になるようｋする。
物に対するスト９ピングパワーを考慮して決める。イオ
ン注入後、水蒸気雰囲気内で８００℃〜１０００℃の温
度でシリコン薄膜６を熱鹸化して完全にシリコン酸化膜
７にする。さらｋこのシリコン酸化膜７の上ＫＯＶＤ法
によりシリコン酸化膜８を形成しシリコン酸化膜７及び
８０合計の厚さが５０００ Ａ以上になるようｋする。
この後は従来と同様にして熱処理して眉間絶縁膜となる
シリコン酸化膜７及び８にコンタクトホールを開口して
透明導電膜による配線９及び画素駆動電極１０を形成し
て、０Ｍ０Ｅ＋ドライバーを内蔵した液晶表示パネル用
の’ｒＦ？アクティブマトリクス基板を形成し斥。
シリコン酸化膜７及び８にコンタクトホールを開口して
透明導電膜による配線９及び画素駆動電極１０を形成し
て、０Ｍ０Ｅ＋ドライバーを内蔵した液晶表示パネル用
の’ｒＦ？アクティブマトリクス基板を形成し斥。
さらに上記アクティブマトリクス基板上ＫＤＯ力９ト膜
としてシリコン酸化膜をスパッタ蒸着し端子部を金属配
線して、通常行なわれる手順に従りて液晶パネルとした
。
としてシリコン酸化膜をスパッタ蒸着し端子部を金属配
線して、通常行なわれる手順に従りて液晶パネルとした
。
〔実施例２〕
ゲート電極まで実施例１と同様忙して絶縁基板上に薄膜
パターン形成し几のち、リンをドービンで形成した。リ
ンのドーピングけＳｉ薄膜形成後熱拡散でも同じである
。この基篇を実施例１と同様にして不純物のイオン注入
した後、ドライ酸素雰囲気中で１０００℃〜１１５０℃
の温度負性でＳｉ薄膜を熱酸化して、完全にシリコン酸
化膜となす。以下実施例１と同様にしてアクティブマト
リクス基板となし、さら忙液晶表示パネルとなし友。
パターン形成し几のち、リンをドービンで形成した。リ
ンのドーピングけＳｉ薄膜形成後熱拡散でも同じである
。この基篇を実施例１と同様にして不純物のイオン注入
した後、ドライ酸素雰囲気中で１０００℃〜１１５０℃
の温度負性でＳｉ薄膜を熱酸化して、完全にシリコン酸
化膜となす。以下実施例１と同様にしてアクティブマト
リクス基板となし、さら忙液晶表示パネルとなし友。
以上述べ几ように本発明によれば、導電性を有するシリ
コン薄膜で基板表面を覆っ几状態でイオン注入ができる
ことから、イオン注入忙よる基板表面内での放電を完全
忙防ぐことができるようになり、しかも放電を完全に防
ぐことができ次ことからビーム電流を大巾に増すことが
できるよう忙なりイオン注入の処理能力ｆ）Ｌ大巾忙（
約１０倍）改善された。さら忙まｔ、基板表面を覆った
シリコン薄膜を熱酸化で絶縁化ができしかも絶縁性の良
好で緻密な膜であることから眉間絶縁膜の噂質がよくな
り、歩留り信頼′性ｂｚ向上する。
コン薄膜で基板表面を覆っ几状態でイオン注入ができる
ことから、イオン注入忙よる基板表面内での放電を完全
忙防ぐことができるようになり、しかも放電を完全に防
ぐことができ次ことからビーム電流を大巾に増すことが
できるよう忙なりイオン注入の処理能力ｆ）Ｌ大巾忙（
約１０倍）改善された。さら忙まｔ、基板表面を覆った
シリコン薄膜を熱酸化で絶縁化ができしかも絶縁性の良
好で緻密な膜であることから眉間絶縁膜の噂質がよくな
り、歩留り信頼′性ｂｚ向上する。
第１図は本発明によるアクティブマトリクス基板の製造
方法を示す主ｌ！断面図である。 第２図は従来、のアクティブマトリクス基板の主要断面
図である。 第３図は本発明によるアクティブマトリクス基板の主要
断面図である。 １．１１・・・・・・絶縁基板 ２．６．１２ ・・・・・・ポリシリコン薄膜３．１３
・・・・・・ゲート絶縁膜 ５．１４・・・・・・ゲート電極 ７・・・・・・シリコン酸化膜 １０．１９・・・・・・画素駆動電極 以 上 出麗人 株式会社 諏訪精工會
方法を示す主ｌ！断面図である。 第２図は従来、のアクティブマトリクス基板の主要断面
図である。 第３図は本発明によるアクティブマトリクス基板の主要
断面図である。 １．１１・・・・・・絶縁基板 ２．６．１２ ・・・・・・ポリシリコン薄膜３．１３
・・・・・・ゲート絶縁膜 ５．１４・・・・・・ゲート電極 ７・・・・・・シリコン酸化膜 １０．１９・・・・・・画素駆動電極 以 上 出麗人 株式会社 諏訪精工會
Claims (1)
- 絶縁基板上にＭＯＳ型の薄膜トランジスタ・アレイを形
成したアクティブマトリクス基板において、ゲート電極
を形成後にＳｉ薄膜を形成する工程と、前記Ｓｉ薄膜上
からイオン注入を行う工程と、イオン注入後に前記Ｓｉ
薄膜を酸化する工程とを含むことを特徴とするアクティ
ブマトリクス基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60016745A JPS61176155A (ja) | 1985-01-31 | 1985-01-31 | アクテイブマトリクス基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60016745A JPS61176155A (ja) | 1985-01-31 | 1985-01-31 | アクテイブマトリクス基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61176155A true JPS61176155A (ja) | 1986-08-07 |
Family
ID=11924803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60016745A Pending JPS61176155A (ja) | 1985-01-31 | 1985-01-31 | アクテイブマトリクス基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61176155A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63305872A (ja) * | 1987-06-08 | 1988-12-13 | Sanyo Scott Kk | 殺ウイルス用シート |
-
1985
- 1985-01-31 JP JP60016745A patent/JPS61176155A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63305872A (ja) * | 1987-06-08 | 1988-12-13 | Sanyo Scott Kk | 殺ウイルス用シート |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920009745B1 (ko) | 반도체장치의 제조방법 | |
| KR900008207B1 (ko) | 반도체기억장치 | |
| JPH06148685A (ja) | 液晶表示装置 | |
| JP3426043B2 (ja) | 半導体装置の作製方法 | |
| JPH09232448A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3171673B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS61176155A (ja) | アクテイブマトリクス基板の製造方法 | |
| JPS61231767A (ja) | アクテイブマトリクス基板の製造方法 | |
| JPH0661482A (ja) | Ｍｏｓ型トランジスタおよびその製造方法 | |
| JPH02226727A (ja) | Ｌｄｄ型ｍｏｓ半導体装置の製造方法 | |
| JP2658163B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH01260857A (ja) | 半導体素子およびその製造方法 | |
| JP2712230B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH11150277A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH06260498A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS6229168A (ja) | 半導体装置の製造方法 | |
| JPS60134477A (ja) | 不揮発性記憶装置及びその製造方法 | |
| JPS6025272A (ja) | 絶縁ゲ−ト電界効果型トランジスタ | |
| JPH01108776A (ja) | 半導体記憶装置の製造方法 | |
| JPS60133755A (ja) | 半導体装置の製造方法 | |
| JPH03209773A (ja) | 半導体装置 | |
| JPH03289137A (ja) | 薄膜トランジスタ | |
| JPH01147867A (ja) | 半導体装置の製造方法 | |
| JPH03209772A (ja) | 半導体装置 | |
| JPH0342877A (ja) | 半導体装置の製造方法 |