JPS6077253A - 入出力命令制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （（イ）発明の技術分野 本発明は情報処理装置の入出力命令制御方式に係り、処
理部と周辺部の間に命令の再実行要求信号及び命令抑止
信号を設け、入出力命令を発行した際に周辺部の状態に
より共通バスを一時的に開放あるいは早期開放する具体
的な手段に関する。

（ｏ）従来技術と問題点 従来技術としては、 ■　全ての処理をマイクロ命令等で割込みによら々いで
制御される周辺部に２いては、周辺部がＢＵＳＹ中に入
出力命令が発行されたならば、Ｂ　Ｕ　Ｓ　Ｙａ　ａが
解除されるまで共通バスを占有したままの状態で待合せ
、さらに、入出力命令実行中も共通パス全占有したまま
−の状態で終了まで待合せる方式、 ■　入出力命令あるいは全ての処理をハードウェアで制
御するあるいは割込みにより制御する周辺部においては
、入出力命令専用のデータレジスタ及びアドレスレジス
タを具備して入出力命令を実行する方式、 などが一般的である。

上記従来技術の欠点としては ■においては長時間にわたって共通バスが占有される為
、他の周辺部に対してオーバラン、アンダーランが発生
する危険性があり、また入出力命令の実行時間が長くな
ること、 ■においてはハード量が増加する、あるいはハード構成
が複雑にがること、 などがある。

（ハ）発明の目的 本発明の目的は、前記従来の入出力制御方式の欠点を補
う具体的な制御方式を提供するところにある。

に）発明の構成 上記目的を達成するために本発明は、処理部と該処理部
により制御される周辺部とが共通バスに接続され、上記
周辺部は上記処理部から受取った＼ 入出力命令を実行するよう構成された情報処理装置にお
いて、上記周辺部は、上記共通バスからのデータを授受
するだめのデータレジスタ２よびアドレスレジスタと、
処理中状態表示フリップフロップとを具備し、上記処理
部が発行した入出力命令が自周辺部宛であることを検出
したとき、当該時点で上記処理中状態表示フリップ７０
ツブがオンであれば上記処理部へ動作終了信号を返送し
上記処理部に共通バスを開放せしめるとともに、入出力
命令再実行要求信号を上記処理部に送出して命令保留を
行なわせ、しかる後、当該周辺部が入出力命令受付可能
な状態になった時点で上記入出力命令再実行要求信号を
オフとして保留せしめていた上記入出力命令の再実行を
要求し、上記処理部より再屡−人出力命令が発行される
のを待って入出力動作を実行するよう構成したことを特
徴とするＯ （ホ）発明の実施例 、　本発明を実施した情報処理装置の構成例を菖１図に
示す。

第１図の情報処理袋＃は、共通バスにより接続された処
理部（ＰＵ　）、記憶部（ＭＭ）および周辺部（ＡＤＰ
ｏ　＝ＡＤＰｎ　）から構成される。

また、共通バスの使用権割付及び開放制御処理部ＰＵに
含むものとする。

処理部（ＰＵ）は共通バスを使用して記憶部ＭＭに格納
されている命令を読出し、順次命令を実行する。読出さ
れた命令が周辺部に対する入出力命令であれば共通バス
を使用して入出力命令動作を指示する。周辺部は共通バ
スに乗せられた入出力命令動作情報及び外部レジスタア
ドレス全判別して自己のアドレスであれば入出力命令動
作を実行する。

次に第１図に基づいて、共通バス及び入出力命令動作制
御を構成する信号線の機能を説明する。

アドレスバス１ＡＤＲ８は記憶部又は周辺部の外部レジ
スタを指定する信号線である。バスモード線ＭＯＤＥは
共通バスを使用して行゛う゛ｆデータ送の種類を指定す
る信号線であり、第２図に示す４本の信号線ＭＥＭＲＤ
、ＭＥＭＷＴ、ＥＴＲＲＤ、ＥＴＲＷＴから成り、その
機能は第２図に示す通りである。

データバス線ＤＡＴＡはバスモード線及びアドレスバス
線により指定されたモジュールがデータを送出するバス
線である。

動作終了信号ＥＮＤはＭＯＤＥ線により指定された動作
が実行完了した時に送出される信号であり、共通バスの
開放に用いられる。入出力命令再実行要求信号ＲＥＴＲ
Ｙは周辺部において入出力命令動作が出来ない状態（Ｂ
ＵＳＹ状態）の時に処理部より入出力命令動作指示があ
った場合、あるいは入力命令をただちに実行出来万い場
合に、その旨処理部に通知する信号であり、処理部の命
令保留に用いられる。

命令抑止信号ＷＡ　Ｉ　Ｔは周辺部において出力命令動
作時（外部レジスタへの書込み）に実行状態を表示する
信号線であり、処理部の命令の歩進抑止に用いられる。

処理部ＰＵが共通バスを使用して周辺部に入出力命令動
作を実行した場合のタイムチャート例を第３図および第
４図に示す。

第３図は周辺部ｎの外部レジスタの内容を処理部に転送
する動作（入力命令動作）、第４図は処理部のデータを
周辺部ｎの外部レジスタに転送する動作（出力命令動作
）である。

また、周辺部の入出力命令動作を制御する論理回路図例
および処理フローチャート例を第５図及び第６図に示す
。

まず、第３図のタイムチャートに添って入力命令動作を
行う場合を説明する。

処理部ＰＵは実行すべき命令を記憶部ＭＭより読出し、
命令レジスタ（図示せず）にセントし、入力命令であれ
ばバス支配権を獲得しく図示せず）パスモード線ＭＯＤ
Ｅ及びアドレスバス、ＩＡＤＲ８ににＥＴＲＲＤ及び外
部レジスタアドレスを送出し、周辺部ｎからの動作終了
信号ＥＮＤ’ｅ待つ。

第５図において、周辺部ｎけ入出力命令以外の処理を実
行する場合、あらかじめＦＦＩ（ＢＵＳＹ信号）を周辺
部制御用のマイクロプログラム（図示せず）でセット、
シておき、その処理を実行している。この状態で人力命
令（ＥＴＲＲＤ　）を受けるとアドレスバス（ＱＡＤＲ
８の内容をデコーダＤＥＣによりデフードし、自己宛の
外部レジスタアドレスであればＦ’Ｆ３及びＦ’Ｆ４を
セットして動作終了信号Ｆ、ＮＤｋ送出するとともに入
出力命令再実行要求信号ＲＥＴＲＹを送出する。処理部
ＰＵは周辺部からＥＮＤ信号及びＲＥＴＲＹ信号を同時
に受けルト４１［バスを一担開放してその入力命令をＩ
ＴＲＹ信号が落ちるまで保留する（図示せず）。

周辺部は入出力命令Ｊ９外の処理が完了するとＲＥＴＲ
Ｙ信号全判定し、ＢＵＳＹ信号及びＲＥＴＲＹ信号をリ
セットするとともに、処理部からの入出力命令動作指示
（ＩＯＲＥＱ信号がオンにかった状態）を待合せる。処
理部はＲＥＴＲＹ信号が落ちたことにより保留していた
入力命令の再実行指示を周辺部に対して行うが、その動
作はｉ′ｌＩ述と同様に行う。周辺部はこの状態で入力
命令（ＥＴＲＲＤ　）を受けるとＦＦ２’ｅセツトする
とともに外部レジスタアドレスＡＤＲ８の内容をＲＥＧ
　１（ＡＤＲ８Ｒ器）にセットしてマイクロプログラム
に西知し、かつ再ｆｆＥＮＤ信号及びＲＥ３ＴＲＹ信号
を送出して共通バスの開放及び命令の保留を行う。マイ
クロプログラムはｌｏＲＥＱ個号を判定するとＡＤＨ８
ＲＥＧの内容金分炉して対応する外部レジスタの内容あ
るいは処理した情報をＲＦ：、Ｇ２　（１）ＡＴＡＲＥ
Ｇ　）にセットしてＲＥＴＲＹ信号を落す。処Ｊ４＋！
部はＲＥ’ｌＲＹ信号が落ちると再度前述と同様な動作
をする。

この状態で周辺部は再度入力命令指示を待合せており、
入出力命令を受付けるとただちにＤＡＴＡＲＥＧ　の内
容をデータバス線ＤＡ’ｆ’Ａに送出するとともに動作
終了信号ＥＮＤを処理部ＰＵに返して入出力命令の奥行
を終了する。

つぎに第４図のタイムチャートに沿って出力命令がｈ作
を行う場合を説明する。

処理部ＰＵが命令を読出してから入出力命令再実行要求
信号ＲＥＴＲＹを落す捷での動作は前述の入力命令動作
と同じであり省略する。処理部ＰＵはＲＥＴＲＹ信号が
落ちたことにより保留していた出力命令の再実行指示を
行う。周辺部は出力命令を待合せており１、この状態で
出力命令（ＥＴＲＷＴ　）を受けるとＦＦＺをセットし
てマイクロプログラムに通知するとともに、ＦＦ４（Ｅ
ＮＤ信号）。

Ｆ　Ｆ　５　（ＷＡＩＴ信号）をセットし、かつデータ
ノ（ス線ＤＡＴＡ及びアドレスバス線ＡＤＲ８の内容を
各々ＲＥ　Ｇ　１　（ＡＤＲ８ＲＥＧ）及びＲＥＧ　２
　（ＤＡＴＡＩＧ）に格納しマイクロプログラムに通知
する。

処理部に２いてこの状態でＥＮＤ信号及びＷＡ　Ｉ　Ｔ
信号を同時に受けると、共通バスを開放し、ＷＡＩＴ信
号が落ちるまで次の命令への歩進を抑止する（図示せず
）。これは実行中の出力命令に２いて割込み等が発生し
た場合に処理部の命令と同期を取る為に不可欠である。

周辺部はこの状態でマイクロプログラムによりＩＯＲＥ
Ｑ４ｇ号を判定すると、バスモード線及びＡＤＨ８ＲＥ
ＧあるいはＤＡＴＡ　Ｒ′ＦＪＧの内容を解読してそれ
ぞれの出力命令動作を実行する（図示せず）。

そして実行が完了するとマイクロプログラムによりＦ　
Ｆ　２　（ｌ０ＲＥＱ信号）及びＦ’Ｆ５（ＷＡＩＴ信
号）ヲリセ、トして出力命令動作を終了する。

処理部はＷＡＩＴ信号が落ちる命令の歩進抑止を解除し
て次の命令の読出し及び実行會行う（図示せず）。

第５図及び第６図の補足説明全以下に行う。第５図にお
いて、ＦＦＩ−Ｆ’Ｆ５はフリップフロッグ、Ｒ，ＥＧ
Ｉ〜ＲＢＧ２はレジスタ、Ａ１−Ａ４はＡＮＤ論理ゲー
ト（論理積）、０１〜０５はＯＲ鍮理ゲート（論理和）
、Ｍｌ〜Ｍ２は切替回路、Ｒ，ｌ〜Ｒ２はバスレシーバ
、Ｄ１〜Ｄ２Ｕバスドライバ、ＤＥＣは自己宛入出力命
令アドレスを判定するデコーダ回路でそれぞれ構成され
る。また、５ＢＵＳＹ、ＲＢ−ＵＳＹ　、　ｌ０ＥＮＤ
　、　５ＥＮＩ）　、　５ＡＩ）Ｒ８、５ＤＡＴＡの谷
信号は周辺部制御用のマイクロプログラム（図示せず）
ｖｃ↓９指示される信号線であり、各信号に−）と付記
しである。また、ＭＭＡＤ：ＦｔＳ及びＩＮＤＡＴＡ線
ハマイクロプログラムにより準備された記憶部のアドレ
ス情報及び記憶部へ書込む書込み情報あるいは入力命令
に対する読出し情報である。

ＲＢＧＩＵ入出力命令の外部レジスタアドレスの格納と
記憶部の読出し・書込みアドレスの格納に兼用される。

また、ＲＥＧ２も同様に入出力命令のデータ格納及び記
憶部のデータ格納に兼用される。第６図はマイクロプロ
グラムによる動作フロー例を示したものであり、このマ
イクログログラムはリセット処理後（図示せず）、順次
処理要求（ｌｏ）ＪＱ倍信号は内部処理要求）を走査す
る方式をとっている。

（へ）発明の効果 以上の説明で明らかなように、処理中状態表示７リツプ
フロツグＦＦＩ（ＢＵＳＹ）、入出力命令再実行要求信
号ＲＥＴＲＹ及び命令抑止信号ＷＡ　Ｉ　Ｔを持つこと
により、入出力命令の実行指示を出してから完了する１
でに共通バスの開放が可能となって他層部のオーバラン
、アンダーランを防ぐとともに入出力命令の実行時間短
紬が計れる。

また、アドレスレジスタ及びデータレジスタを入出力命
令動作と記憶部アクセス動作とに兼用することによジハ
ード量の軽減が計れる。

【図面の簡単な説明】

第１図μ本発明による実施例の情報処理装置の構成例を
示す図、Ｍ２図はバスモード信号の種類と機能を示す図
、第８図に入力命令動作のタイムチャートを示す図、第
４図は出力命令動作のタイムチャートラ示す図、第５図
は周辺部の入出力命令制御の論理回路図、第６図はマイ
クロプログラムの動作７０−を示す図である。

Claims (3)

【特許請求の範囲】
1. （１）処理部と該処理部により制御される周辺部とが共
   通パスに接続され、上記周辺部は上記処理部から受取っ
   た入出力命令を実行するよう構成された情報処理装置に
   ２いて、上記周辺部は、上記共通パスからのデータを授
   受するためのデータレジスタオよびアドレスレジスタと
   、処理中状態表示フリップ７０ツブとを具備し、上記処
   理部が発行した入出力命令が自周辺部宛であることを検
   出したとき、当該時点で上記処理中状態表示フＩＪ　ノ
   ブフロップがオンであれば上記処理部へ動作終了信号を
   返送し上記処理部に共通パスを開放せしめるとともに、
   入出力命令再実行Ｖ求信号全上記処理部に送出して命令
   保留を行なわせ、しかる後、当該周辺部が入出力命令受
   付可能な状態になった時点で上記入出力命令再実行要求
   信号をオフとして保留せしめていた上記入出力命令の再
   実行′ｆＩ：要求し、上記処理部より再変人出力合令が
   発行されるのを待って入出力動作を実行するよう構成し
   たことを特徴とする入出力命令制御方式。
2. （２）上記周辺部は、入出力命令受付可能な状態におい
   て出力命令を受領したとき、当該出力命令のデータおよ
   び外部レジスタアドレスを上記データレジスタおよびア
   ドレスレジスタにそれぞれ格納し、さらに処理部へ動作
   終了信号を返送して共通パスを開放ｔしめるとともに命
   令抑止信号を上記処理部へ送出して命令の歩進を抑市さ
   せ、当該周辺部による当該出力命令の実行完了時点で上
   記命令抑止信号をオフとして当該出力命令を終了させる
   ことを特徴とする特許請求の範囲第（１）項記載の入出
   力命令制御方式。
3. （３）上記周辺部は、入出力命令受付可能が状態におい
   て入力命令を受領したとき、当該入力命令の外部レジス
   タアドレスを上記アドレスレジスタに格納し、さらに上
   記処理部へ動作終了信号を返送して上記共通パスを開放
   せしめるとともに入出力命令再実行要求信号を送出して
   上記処理部に命令保留を行なわせ１、当該周辺部が上記
   データレジスタに所要のデータ情報を格納した時点で上
   記入出力〜 命令再実行要求信号をオフとし保留せしめていた上記入
   力命令を再度発行させることを特徴とする特許請求の動
   囲第（１）項記載の入出力命令実行中九