JPS6077505A - 雑音抑圧回路 - Google Patents

雑音抑圧回路

Info

Publication number
JPS6077505A
JPS6077505A JP18808683A JP18808683A JPS6077505A JP S6077505 A JPS6077505 A JP S6077505A JP 18808683 A JP18808683 A JP 18808683A JP 18808683 A JP18808683 A JP 18808683A JP S6077505 A JPS6077505 A JP S6077505A
Authority
JP
Japan
Prior art keywords
transistor
emitter
noise suppression
noise
suppression circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18808683A
Other languages
English (en)
Inventor
Atsushi Koyano
小矢野 敦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP18808683A priority Critical patent/JPS6077505A/ja
Publication of JPS6077505A publication Critical patent/JPS6077505A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Noise Elimination (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、雑音抑圧回路に係り、特に、信号系とは独
立に制御系を持つ雑音抑圧回路に関するものである。
〔従来技術〕
従来、雑音抑圧回路として第1@忙示すものがあった。
第1図においては、ダイオードDIID2と抵抗器R(
その抵抗値をも表わすものとするンとを備え、さらに入
力端子a、出力端子すとを備えている。
今、入力端子aK入力電圧vl が与えられたとすると
1次の関係が得られ、 ■葬 V、=Vアinゴ;−+RI、・・・・・・・・・・・
・・・・(tlここW、V、:熱電圧、1B =逆方向
飽和電流。
17 =回路を流nる電流、 出力端子bKは出力電圧v0として、 V、 =R1,・・・・・・・・・・・・・・・・・・
・・・・・・・・・・・・−・・(2)なる出力電圧が
現われる。
ダイオードDIオよびり、のインピーダンスをそれぞれ
rl およびr、とすると、 r+=rz=上:L 、=−9−−−−−−−−−0,
−0,(3+qI龜 ここに、k:ホルンマン定数、T:絶対温度。
q:電荷 ダイオードD+ 、Ds のもつインピーダンスは第(
3)式のよ5に回路を流れる電流I、 K逆比例し、ま
た、第(1)式より入力電圧V、Kも出力電圧V。の入
力電圧V、 T/を対する利得G=RI翼/V+の入力
電圧V、に対する特性は、抵抗値Rをパラメータとして
第2図のように示される。
この図で、R1,R1、Rs は抵抗器Rの任意のiv
表現する。第2図に示すようK、信号レベルの大きい入
力に対する出力利得は大きいが、レベルの小さい入力信
号に対しては利得は小さくなるため、信号に比べて微弱
な雑音を抑圧するこの回路の特徴が雑音抑圧回路として
用いられている。
例えば、映像信号に含まnる雑音を除去する目的で使わ
れる場合、映像信号タ一度り、 P、 F、 (低域通
過フィルタ)とH,P、 F、(高域通過フィルタ)を
通して高周波雑音成分を含む信号を分けて取り出て。そ
の後、上記信号を雑音抑圧回路を通し、信号対雑音比S
/Nv良(するという方法が用いられる。
しかしながら、このような雑音抑圧回路においては、雑
音抑圧量は抵抗器Rによって任意に設定できるが、一方
、抵抗器Rけ信号の負荷インピーダンスとして定めらj
た値に設定Tる必斐があるため、必らずしも雑音抑圧量
は任意に設定できるとはいい難かった。trs、雑音抑
圧の制御系が信号系と重なっているため、信号係の周波
数に特に悪影響をおよぼすという欠点があった。
〔発明の概要〕
この発明は、上記の欠点を除去するためKなされたもの
で、4N号系とは独立に制御系を備えることにより信号
に悪影響をおよぼすことなく、雑音音制御することがで
きる回路を提供するよ’51Cしたものである。以下こ
の発明について説明する。
〔発明の実施例〕
第3図はこの発明の一実施例を示す回路構成図である。
この図において、1は第1のトランジスタ、2は第2の
トランジスタであり、これら両トランジスタ1.2のエ
ミッタにそれぞれエミッタ抵抗器3および4(そnぞれ
抵抗値Y R,、およびRIとする)が接続され、エミ
ッタ抵抗器3および4の共通接続点Sは定電流源121
に介して接地さjている。第1のトランジスタ1のコレ
クタ。
第2のトランジスタ2のコレクタにはそ4ぞれ負荷抵抗
素子5および6(それぞt′L抵抗値t’ RLIおよ
びRL、とする)を介して電源電圧11が供給さiてい
る。第!のトランジスタ1のコレクタには第1のダイオ
ード1のカソードが接続さ9、第2のトランジスタ2の
コレクタにはR2のダイオード8のカソードが接続され
、両ダイオード1および807ノードの共通接続点は定
電流源13を介して接地さjている。また、9,1oは
入力端子。
14はバイアスfl源を示す。
次に、動作の説明を行う。
第3図において、入力端子5Vcvl、、入方端子10
KVHなる入力が加わったとき、ダイオード1.8.お
よび定1iii源13が付加’LnてぃtI−い場合で
は、よく知られた差動増幅器の入出力特性を示す。ダイ
オード?、8、および定電流源13が備わったこの発8
Aにおいて、入力v112<v□のとき、負荷抵抗素子
6に流れる負荷電流I0は減少し、抵抗値RL、 Kよ
る電圧降下は小さくなるためq点の電位は上がる。一方
、q点の電位の上昇[ヨQ タイオード8Vclinる
電流が増大し、この電流が負荷抵抗素子6による電圧降
下を起こし、q点の電位の上昇tおさえる方向に働く。
すなわち、ダイオード1および8のベアVcより、差動
増幅器に負帰還の効果をもたらすことを意味する。
入出力関係を定量的に扱うと以下のよ5になる。
第3図により、共通接続点Sの電圧についてキルヒホッ
フの法則から α■。
Vmr Vy In□−αIaRg 1 (l−α)I。
”Vat Vy In (1−α)1.R,・−・ ・
・−=−(41s ダイオード7および8についても同様に第3図のn占七
F1に+、&:小山−會1々W−ツーデ・−マV 曽t
とすると、 出力電圧について、 Ver =Vcc (α■。+βI l) RL −−
−−(71Vox=Vcc l (1−αル刊l−β)
L)RL−・・(slの関係が成り立つ。
ここにα、βはそれぞれIa 、I+ Vc対する電流
分配比であり、0〈α<1.O(βくlである。また、
■。、■、は定電流源12.13の電流値を表わす。
上式から、大刀(V、、 −VIl、 ) K対−11
tjカ(Vo、 −V・意)が理論計算され得る。電流
値I、をパラメータにして入カレペルに対する利得を数
値計nによりめ、結果の概略′lt第4図に示す。
第4図かられかるよ5に、利得−人力特性の曲思は電流
値In により制御される。例えば、ビデオ信号に加わ
っている雑音を除去する際、H,P、F。
を通した後の雑音抑圧では信号は42とんと激衰させる
ことなく、雑音のみ抑圧することができ、さらにこの抑
圧量も直流電圧により制御することができることになる
。この状況を第5図に示す。
第5図において、(目)はビデオ信号で、雑音Nが含ま
jており、(釦で、H,P、 F、を通すとC璽)のよ
うになる。Qは抑圧量であり、雑音N部分を抑圧するこ
とにより(IT)のように信号のみとすることができる
第6図はこの発明の他の実施例を示すもので。
ダイオード1および8の7ノードに抵抗器15゜16を
入れた回路である。このように抵抗器15゜16を入n
ることによりダイオード7および8のペアダイオードに
よる差動増幅器の負帰還制御の特性を変えられる効果を
持つ。
〔発明の効果〕
以上説明したようにこの発明は、差動増幅器にダイオー
ドを付加し、このダイオードK //Ifi丁電流を過
電流調整する独立の制御系を設けたので、13号系とは
全く独立に雑音の抑圧量が制御できる効果がある。
【図面の簡単な説明】
第1図は従来の雑音抑圧回路、第2図は第1図の回路に
おける利得−人力特性曲り図、第3図はこの発明の雑音
抑圧回路の一実施例を示す図、第4図は第3図の実施例
における利得−人力特性曲線図、第5図はH,P、F、
(高域通過フィルタ)を通った後のビデオ信号の雑音が
抑圧さ1する様子を示した略図、第6図はこの発明の他
の実施例を示す回路図である。 図中、1は第1のトランジスタ、2は第2のトランジス
タ、3.4はエミッタ抵抗器、5.6は負荷抵抗素子、
1は第1のダイオード、8は第2のダイオード、9は入
力端子、10は出力端子、11は電源電圧、12.13
は定電流源、14はバイアス1■源である。 なお、図中の同一符号は同一または相当部分夕示す。 代理人 大岩増雄 (外2名) 第1図 1 第2図 −人力 第3図 第4図 第5図 (1) (It) (Ill) (lv)第6図 手続補正書(自発) 昭和タフ年q月77日 1、事件の表示 特願昭58−1880813号2、発
明の名称 郭&抑圧回路 3、補正をする者 代表者片山仁へ部 4代理人 5、補正の対象 図面 6、補正の内容 図面第2図、第6図を別紙のように補正する。 以上

Claims (1)

    【特許請求の範囲】
  1. ペースにバイアス電圧が与えられている第1のトランジ
    スタのエミッタKIEIのエミッタ抵抗器が接続され、
    ベースを入力とする前記第1のトランジスタと同一の導
    電形の第2のトランジスタのエミッタに第2のエミッタ
    抵抗器が接続さj、前記第1と第2のエミッタ抵抗器の
    共通液α点は定電流源を介して接地さj、前記第1およ
    び第2のトランジスタのコレクタにそれぞれ第1および
    第2の負荷抵抗素子を介して電源電圧が供給されている
    差動増幅器に前記第1のトランジスタのコレクタに第1
    のダイオードのカソード側が接続されnIl記第2のト
    ランジスタのコレクタに第2のダイオードのカソード側
    が接続さ1、前記第1および第2のダイオードの7ノー
    ドの共通接続点は定電流源!介して接地されていること
    を特徴とする雑「抑圧回路。
JP18808683A 1983-10-04 1983-10-04 雑音抑圧回路 Pending JPS6077505A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18808683A JPS6077505A (ja) 1983-10-04 1983-10-04 雑音抑圧回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18808683A JPS6077505A (ja) 1983-10-04 1983-10-04 雑音抑圧回路

Publications (1)

Publication Number Publication Date
JPS6077505A true JPS6077505A (ja) 1985-05-02

Family

ID=16217452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18808683A Pending JPS6077505A (ja) 1983-10-04 1983-10-04 雑音抑圧回路

Country Status (1)

Country Link
JP (1) JPS6077505A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5510286A (en) * 1978-07-10 1980-01-24 Sony Corp Base clipping circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5510286A (en) * 1978-07-10 1980-01-24 Sony Corp Base clipping circuit

Similar Documents

Publication Publication Date Title
DE3686431T2 (de) Schaltung zur detektion eines automatischen verstaerkungsregelungssignals.
WO1981002819A1 (en) Analog integrated filter circuit
US4451800A (en) Input bias adjustment circuit for amplifier
JPS6077505A (ja) 雑音抑圧回路
US4283683A (en) Audio bridge circuit
US4017749A (en) Transistor circuit including source voltage ripple removal
US5471170A (en) Current-mode amplification system, and corresponding operational amplifier, gain section and amplification element
JPS60113507A (ja) トランジスタ回路
JPS631454Y2 (ja)
JPS6228087Y2 (ja)
JPS6347066Y2 (ja)
JPS59185007A (ja) フイ−ドバツク回路
JPS626774Y2 (ja)
JPH0252884B2 (ja)
JPH0321054Y2 (ja)
JPS6314517Y2 (ja)
KR840001205B1 (ko) 토온콘트룰 회로
JPS61295701A (ja) 差動増幅回路型検波器
JPS59193616A (ja) スライス回路
JP2701254B2 (ja) 信号処理装置
JP3008569B2 (ja) 増幅回路
JPH01126566A (ja) 電界検出回路
JPS6252489B2 (ja)
JPS5917714A (ja) 振幅制限回路
JP2000222055A (ja) 直列制御形レギュレータ