JPS607788A - 半導体レ−ザ - Google Patents
半導体レ−ザInfo
- Publication number
- JPS607788A JPS607788A JP11510283A JP11510283A JPS607788A JP S607788 A JPS607788 A JP S607788A JP 11510283 A JP11510283 A JP 11510283A JP 11510283 A JP11510283 A JP 11510283A JP S607788 A JPS607788 A JP S607788A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- active layer
- groove part
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2232—Buried stripe structure with inner confining structure between the active layer and the lower electrode
- H01S5/2234—Buried stripe structure with inner confining structure between the active layer and the lower electrode having a structured substrate surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2237—Buried stripe structure with a non-planar active layer
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は半導体レーザに係り、特に発振モードが制御さ
れた埋め込み型の半導体レーザに関する。
れた埋め込み型の半導体レーザに関する。
一般に半導体レーザな高温下に於いて連続発振させるた
めには光の損失とむだな再結合を特徴とする特定領域に
元エネルギー及び注入電流を閉じ込める４Ｊ？造にする
必要がある。そこで半導体レーザの％ 極をストライブ
状電極として活性層３に流れる電流を部分的に集中させ
同時に光エネルギーも集中させる、いわゆる電極ストラ
イプ型半導体レーザが出現した。
めには光の損失とむだな再結合を特徴とする特定領域に
元エネルギー及び注入電流を閉じ込める４Ｊ？造にする
必要がある。そこで半導体レーザの％ 極をストライブ
状電極として活性層３に流れる電流を部分的に集中させ
同時に光エネルギーも集中させる、いわゆる電極ストラ
イプ型半導体レーザが出現した。
この電極ストライブ型半導体レーザにより熱ノ発生を少
なくし室温連続発振が可能となったが。
なくし室温連続発振が可能となったが。
特性上の大きな難点は活性層に平行に立つ電磁波モード
、即ち横モードの不安定性及び注入電流の変化に対する
横モードの変化であった。
、即ち横モードの不安定性及び注入電流の変化に対する
横モードの変化であった。
これは電極ストライプ型が活性層の横方向に対してキャ
リア及び光の十分な閉じ込め構造となっていないためで
ある。即ち、しきい倍電流の謹かに上の電流領域でのレ
ーザ発振はストライプｙｇの電極の真下の活性領域での
み発振に必要なオリ得が損失を上回るので零次或いは低
次のモードによる発振である。
リア及び光の十分な閉じ込め構造となっていないためで
ある。即ち、しきい倍電流の謹かに上の電流領域でのレ
ーザ発振はストライプｙｇの電極の真下の活性領域での
み発振に必要なオリ得が損失を上回るので零次或いは低
次のモードによる発振である。
しかし、さらに注入電流を増加していくと、活性層への
キャリアの注入領域が広がり高利得領域が拡がるため高
次モードが発生し横モードが不安定となる。
キャリアの注入領域が広がり高利得領域が拡がるため高
次モードが発生し横モードが不安定となる。
この横モードの不安定性と注入部：流依存性は元ディス
ク用ピックアップ等にこのような４負モードが不安定な
レーザな使用する場合に、トラッキング等にエラーを生
じる原因になる。そこで横モードの不安定性を補う埋め
込み型の半導体レーザが。
ク用ピックアップ等にこのような４負モードが不安定な
レーザな使用する場合に、トラッキング等にエラーを生
じる原因になる。そこで横モードの不安定性を補う埋め
込み型の半導体レーザが。
例えば特公昭５６−５３２３７に於いて考案されている
。
。
この埋め込み型の半導体レーザの概略を第１図を参照し
て説明する。
て説明する。
この埋め込み型の半導体レーザは、半導体基板（１）上
に拡散層からなる電流狭窄層（２）、光及びキャリアを
閉じ込める第１のクラッド層（３）、中央部が凹状でわ
ん形状となっている活性層（４）、光及びキャリアを閉
じ込める第２のクラッド層（５）、オーミックコンタク
ト層（６）を有する構造となっている。
に拡散層からなる電流狭窄層（２）、光及びキャリアを
閉じ込める第１のクラッド層（３）、中央部が凹状でわ
ん形状となっている活性層（４）、光及びキャリアを閉
じ込める第２のクラッド層（５）、オーミックコンタク
ト層（６）を有する構造となっている。
活性層（４）の中央部は半導体基板（１）と電流狭窄層
（２）からなる溝部（７）内にある。
（２）からなる溝部（７）内にある。
第１の電極（８）及び第２の電極（９）は、夫々オーミ
ックコンタクト層（６）及び半導体基板（１）に設けて
あり、第１のクラッド層（３）と活性層（４）の界面に
於いて順方向バイアスの第１の整流整合００）を形成す
る。
ックコンタクト層（６）及び半導体基板（１）に設けて
あり、第１のクラッド層（３）と活性層（４）の界面に
於いて順方向バイアスの第１の整流整合００）を形成す
る。
半導体基板（１）と朶１のクラッド層（３）は亀流狭軍
層（２）とは異なる導電型のものであり、半導体基板（
１）と電流狭窄層（２）の界面に第２の整流整合側を。
層（２）とは異なる導電型のものであり、半導体基板（
１）と電流狭窄層（２）の界面に第２の整流整合側を。
電流狭窄Ｎ（２）と第１のクラッド層（３）の界面に第
３の整流接合αつを生じる。第１の層流接合（１０）が
順方向バイアスされるとき、第２の整流接合（１１）は
順方向にバイアスされ、また第３の整流接合σ２）は逆
バイアスされる。
３の整流接合αつを生じる。第１の層流接合（１０）が
順方向バイアスされるとき、第２の整流接合（１１）は
順方向にバイアスされ、また第３の整流接合σ２）は逆
バイアスされる。
例えば半導体基板（１）がＮ型ＧａＡｓなら電流狭窄層
（２） ハＰ 型ＧａＡｓ 、 ｍ １のクラッド層（
３）はＮ型ＧａＡＪＡｓ 、活性層（４）はＰ型ＧａＡ
ｓ 、第２のクラッド層（５）はＰ型ＧａＡｇＡｓ 、
そしてオーミックコンタクト層（６）はＰ型ＧａＡｓと
することができる。活性層（４）の中央部は溝部（７）
の上端に隣接してわん形状となっている。
（２） ハＰ 型ＧａＡｓ 、 ｍ １のクラッド層（
３）はＮ型ＧａＡＪＡｓ 、活性層（４）はＰ型ＧａＡ
ｓ 、第２のクラッド層（５）はＰ型ＧａＡｇＡｓ 、
そしてオーミックコンタクト層（６）はＰ型ＧａＡｓと
することができる。活性層（４）の中央部は溝部（７）
の上端に隣接してわん形状となっている。
第１の整流接合００）が順方向バイアスされたとき、キ
ャリアの再結合の結果として発生した屍は第１のクラッ
ド層（３）と第２のクラッド層（５）で挾まれる高屈折
率の活性層（４）に導かれる。そのため、レーザの発振
領域は〜活性層（４）の中央部に限定される。
ャリアの再結合の結果として発生した屍は第１のクラッ
ド層（３）と第２のクラッド層（５）で挾まれる高屈折
率の活性層（４）に導かれる。そのため、レーザの発振
領域は〜活性層（４）の中央部に限定される。
しかし、この埋め込み型の半導体レーザに於いては溝部
（７）の形成工程や結晶成長工程の困離さかうその溝部
（７）の幅は４乃至６μｍとなり、活性層（４）の中央
部のわん形状の幅を狭くすることができず、レーザ発振
を十分に基本横モードとすることができないという問題
があった。
（７）の形成工程や結晶成長工程の困離さかうその溝部
（７）の幅は４乃至６μｍとなり、活性層（４）の中央
部のわん形状の幅を狭くすることができず、レーザ発振
を十分に基本横モードとすることができないという問題
があった。
本発明は上述の問題点を考慮してなされたもので、低し
きい値電流で基本横モードのレーザ発振をすることがで
きる半導体レーザな提供することにある。
きい値電流で基本横モードのレーザ発振をすることがで
きる半導体レーザな提供することにある。
本発明は第１の導電型の半導体基板上に第２の導電型の
電流狭窄層を一部分して第１の導電型の第１のクラッド
層、第１若しくは第２の導電型のオーミックコンタクト
層が順次積層して形成されており、電流狭窄層が形成さ
れていない半導体基板：′−達する溝部に第１のクラッ
ド層を介して活性層がわん形状に形成された半導体レー
ザ於いて。
電流狭窄層を一部分して第１の導電型の第１のクラッド
層、第１若しくは第２の導電型のオーミックコンタクト
層が順次積層して形成されており、電流狭窄層が形成さ
れていない半導体基板：′−達する溝部に第１のクラッ
ド層を介して活性層がわん形状に形成された半導体レー
ザ於いて。
活性層がこのわん形状の中央部で半導体基板に最も近接
し、かつ第１のクラッド層の比抵抗が５×１０−２乃至
１Ω頷であることを特徴とする半導体レーザ。
し、かつ第１のクラッド層の比抵抗が５×１０−２乃至
１Ω頷であることを特徴とする半導体レーザ。
活性層のわん形状の中央部が最も半導体基板に近接し、
かつ第１のクラッド層の比抵抗が０．０５乃至１Ω口と
比較的高抵抗であるため、活性層の各部と半導体基板と
の距離差により活性層への電流注入レベルが変化する。
かつ第１のクラッド層の比抵抗が０．０５乃至１Ω口と
比較的高抵抗であるため、活性層の各部と半導体基板と
の距離差により活性層への電流注入レベルが変化する。
従って溝部中心に電流が集中すると共に活性層がわん形
状ｐため横方向にも光閉じ込めが十分行なわれ、低しき
い値で基本横モードの安定したレーザが伺られる。
状ｐため横方向にも光閉じ込めが十分行なわれ、低しき
い値で基本横モードの安定したレーザが伺られる。
本発明の一実施例を第２図を参照して説明する。
第２図はＧａＭＡｓ半導体レーザの代表例を示した断面
図であり、以下その製造方法とともにその構造を説明す
る。
図であり、以下その製造方法とともにその構造を説明す
る。
Ｎ型ＧａＡｓ １〜３Ｘ１０１８／ぼ３の不純物濃度の
半導体基板Ｃ２０）上にＰ型ＧａＡｓ 層を液相成長、
気相成長、拡散等によって１．５μｍ形成する。
半導体基板Ｃ２０）上にＰ型ＧａＡｓ 層を液相成長、
気相成長、拡散等によって１．５μｍ形成する。
Ｐ型不純物濃度は基本濃度より少し大ぎい程度で良い。
次にフォトレジスト膜を付着して、露光した後幅２μｍ
のストライプ状の窓を設けこれを選択エツチングの際の
マスクとしてストライプ状の溝部（２Ｉ）及び電流狭窄
層（２２）を形成する。溝部（２１）の深さは、半導体
基板（２■に謹かに達する程度であり。
のストライプ状の窓を設けこれを選択エツチングの際の
マスクとしてストライプ状の溝部（２Ｉ）及び電流狭窄
層（２２）を形成する。溝部（２１）の深さは、半導体
基板（２■に謹かに達する程度であり。
この場合２μｍである。溝部（２１）は通常の化学エツ
チング液、即ちリン酸１と過酸化水素１とメタノール５
の割合であり２０ ”Ｏで約３分間エツチングすること
によって所望の深さが得られる。この時のストライプ状
の窓は（１００）方向と平行にあける。
チング液、即ちリン酸１と過酸化水素１とメタノール５
の割合であり２０ ”Ｏで約３分間エツチングすること
によって所望の深さが得られる。この時のストライプ状
の窓は（１００）方向と平行にあける。
この溝部Ｃ！１）の側壁はやや鼓状となる。この溝部（
２１）の幅は、溝底で６μ、その上方のくびれだ部分で
４．５μ、最上部で５μとなる。溝部Ｑυを形成した後
。
２１）の幅は、溝底で６μ、その上方のくびれだ部分で
４．５μ、最上部で５μとなる。溝部Ｑυを形成した後
。
フォトレジスト膜を除去する。そあ後は液相エピタキシ
ャル成長によって連続して成長される。比抵抗が５×１
０ 乃至１Ωｍ、のＮ型１’Ｊ ｏ、４５ Ｇａ ｏ、
５６Ａｓからなる第１のクラッド層（２３）を溝部０１
）で弓形に沈下した状態で成長を終らせ、その上にＰ型
Ａ１３ｏ−＋ａ Ｇａ ｏ、５５Ａｓからなる活性層（
２４ｊを同様な弓形となる様に成長させてわん形状とし
、その中央部が半 −導体基板ｃ２０）に最も近接する
ようにする。
ャル成長によって連続して成長される。比抵抗が５×１
０ 乃至１Ωｍ、のＮ型１’Ｊ ｏ、４５ Ｇａ ｏ、
５６Ａｓからなる第１のクラッド層（２３）を溝部０１
）で弓形に沈下した状態で成長を終らせ、その上にＰ型
Ａ１３ｏ−＋ａ Ｇａ ｏ、５５Ａｓからなる活性層（
２４ｊを同様な弓形となる様に成長させてわん形状とし
、その中央部が半 −導体基板ｃ２０）に最も近接する
ようにする。
次いでＰ型Ｍ 。、、、 Ｇａ ｏ、、、 Ａｓからな
る第２のクラッドＪｃｉ Ｃ２ω、Ｐ型ＧａＡｓからな
るオーミックコンタクト層（２６）を成長さぜる。各層
の厚みは、溝部（２刀中心の第１のクラッド層（２３）
は約１μｎ１ 、活性層（２枡ｉ、ｏ、ｘμｍ、ｉ２の
クラッド層Ｇ！５）は１．３μｍである。また溝部Ｃ２
１）端の活性層（２４から半導体基板（２０）間の第１
のクラッド層（２）の厚みは２．１μｍ以上である。最
後に第１の電極Ｑηをオ・−ミックコンタ、クト層（３
ｆｉ）の上部表面に、第２の電極（２印を半導体基板（
２０）の下部表面に形成する。
る第２のクラッドＪｃｉ Ｃ２ω、Ｐ型ＧａＡｓからな
るオーミックコンタクト層（２６）を成長さぜる。各層
の厚みは、溝部（２刀中心の第１のクラッド層（２３）
は約１μｎ１ 、活性層（２枡ｉ、ｏ、ｘμｍ、ｉ２の
クラッド層Ｇ！５）は１．３μｍである。また溝部Ｃ２
１）端の活性層（２４から半導体基板（２０）間の第１
のクラッド層（２）の厚みは２．１μｍ以上である。最
後に第１の電極Ｑηをオ・−ミックコンタ、クト層（３
ｆｉ）の上部表面に、第２の電極（２印を半導体基板（
２０）の下部表面に形成する。
ＧａＡＡ！Ａｓ半導体レーザは以上の様な４Ｆ＋）造で
あり、動作時は第１の電極（２ηを負、第２の電極０８
）を正とすることにより活性層Ｈと第１のクラッド層（
２３１からなる第１の整流接合０９）は順方向にバイア
スされ。
あり、動作時は第１の電極（２ηを負、第２の電極０８
）を正とすることにより活性層Ｈと第１のクラッド層（
２３１からなる第１の整流接合０９）は順方向にバイア
スされ。
第１のクラッド層（２３）と電流狭窄層＜２２＋からな
る第２の整流接合例は逆バイアスされ、従って電流は抵
抗の一番小さな溝部０１Ｊの中央部に集中して流れる。
る第２の整流接合例は逆バイアスされ、従って電流は抵
抗の一番小さな溝部０１Ｊの中央部に集中して流れる。
再結合により生じた光は利得が損失を上回ったときレー
ザ発振となるが、この場合光は活性ｉ （２４）がわん
曲しているため４黄方向にも閉じ込められて基本楊モー
ド発振する。尚、第１のクラッドｍ （２３）の比抵抗
が５×１０ Ω・函未満では活性Ｂ ’（２，Ｄの中央
部での電流集中を図ることが困窮ｔで、また１Ω・函を
超えると低しきい値電流で発振させることが困難となる
ようである。
ザ発振となるが、この場合光は活性ｉ （２４）がわん
曲しているため４黄方向にも閉じ込められて基本楊モー
ド発振する。尚、第１のクラッドｍ （２３）の比抵抗
が５×１０ Ω・函未満では活性Ｂ ’（２，Ｄの中央
部での電流集中を図ることが困窮ｔで、また１Ω・函を
超えると低しきい値電流で発振させることが困難となる
ようである。
以上の様な電流集中及び活性層わん形状により低しきい
値電流で基本横モードで発振する半導体レーザとな−る
。また、本実施例では半導体基板（２ｏ）にＮ型半導体
基板を用いたがＰ型半導体基板とし電流狭窄層（２２１
をＮ型、第１のクラッド層（２３）をＰ型、第２のクラ
ッド層Ｇ！ωをＮ型とした半導体レーザでも適用できる
ことは明らかである。
値電流で基本横モードで発振する半導体レーザとな−る
。また、本実施例では半導体基板（２ｏ）にＮ型半導体
基板を用いたがＰ型半導体基板とし電流狭窄層（２２１
をＮ型、第１のクラッド層（２３）をＰ型、第２のクラ
ッド層Ｇ！ωをＮ型とした半導体レーザでも適用できる
ことは明らかである。
第１図は従来例を示す断面図、第２図は本発明の一実施
例を示ず断面図である。 ２０・・・半導体基板、２１・・・溝部、２２・・・電
流狭窄層２３・・・第１のクラッド層、２４・・・活性
層２５・・・第２のクラッド層、２６・・・オーミック
コンタクト層２７．２８．、、電極
例を示ず断面図である。 ２０・・・半導体基板、２１・・・溝部、２２・・・電
流狭窄層２３・・・第１のクラッド層、２４・・・活性
層２５・・・第２のクラッド層、２６・・・オーミック
コンタクト層２７．２８．、、電極
Claims (1)
- 【特許請求の範囲】 第１の導電型の半導体基板上に第２の導電型の電流狭窄
層を一部分して第１の導電型の第１のクラッド層、第１
若しくは第２の導電型の活性層。 第２の導電型の第２のクラッド層、第２の導電へソのオ
ーミックコンタクト層が順次精層して形成され、前記電
流狭窄層が形成されていない前記半導体基板に達する溝
部に前記第１のクラッド層を介して箭記活性層がわん形
状に形成された半導体レーザに於いて、前記活性層が該
活性層のわん形状の中央部で前記半導体基板に最も近接
し、かつ前記第１のクラッド層の比抵抗が５Ｘ１０”−
”乃至１Ω・歯であることを％、ｇ、とする半導体レー
ザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11510283A JPS607788A (ja) | 1983-06-28 | 1983-06-28 | 半導体レ−ザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11510283A JPS607788A (ja) | 1983-06-28 | 1983-06-28 | 半導体レ−ザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS607788A true JPS607788A (ja) | 1985-01-16 |
Family
ID=14654267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11510283A Pending JPS607788A (ja) | 1983-06-28 | 1983-06-28 | 半導体レ−ザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607788A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5173913A (en) * | 1990-06-28 | 1992-12-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser |
-
1983
- 1983-06-28 JP JP11510283A patent/JPS607788A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5173913A (en) * | 1990-06-28 | 1992-12-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61179588A (ja) | リツジ導波路半導体素子 | |
| JPH0518473B2 (ja) | ||
| JPS607788A (ja) | 半導体レ−ザ | |
| JPH0552676B2 (ja) | ||
| JP3108183B2 (ja) | 半導体レーザ素子とその製造方法 | |
| JPH04115588A (ja) | 半導体レーザ | |
| JPS6362292A (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPH0671121B2 (ja) | 半導体レーザ装置 | |
| JPS63124484A (ja) | 半導体レ−ザ素子 | |
| JPS61134094A (ja) | 半導体レ−ザ | |
| JPS63287079A (ja) | 半導体レ−ザの製造方法 | |
| JPS61220389A (ja) | 集積型半導体レ−ザ | |
| JPS5834988A (ja) | 半導体レ−ザの製造方法 | |
| JPH01309393A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPS5864085A (ja) | 半導体レ−ザおよびその製造方法 | |
| JPS6136718B2 (ja) | ||
| JPS60234392A (ja) | 半導体レ−ザ素子の製造方法 | |
| JPS59222984A (ja) | 半導体レ−ザ装置 | |
| JPS6262583A (ja) | 半導体レ−ザ素子 | |
| JPS58162091A (ja) | 半導体レ−ザ素子及びその製造方法 | |
| JPS6292385A (ja) | 半導体レ−ザ | |
| JPS6118879B2 (ja) | ||
| JPS62281384A (ja) | 半導体レ−ザ素子およびその製造方法 | |
| JPS6088488A (ja) | 半導体レ−ザ装置 | |
| JPS63283089A (ja) | 半導体レ−ザ及びその製造方法 |