JPS6079439A - 診断制御方式 - Google Patents

診断制御方式

Info

Publication number
JPS6079439A
JPS6079439A JP58188215A JP18821583A JPS6079439A JP S6079439 A JPS6079439 A JP S6079439A JP 58188215 A JP58188215 A JP 58188215A JP 18821583 A JP18821583 A JP 18821583A JP S6079439 A JPS6079439 A JP S6079439A
Authority
JP
Japan
Prior art keywords
diagnostic
check
register
flip
flop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58188215A
Other languages
English (en)
Other versions
JPS635783B2 (ja
Inventor
Mikio Inmaki
印牧 幹雄
Seiichiro Hayashi
誠一郎 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NTT Inc
Original Assignee
NEC Corp
Nippon Telegraph and Telephone Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Telegraph and Telephone Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58188215A priority Critical patent/JPS6079439A/ja
Publication of JPS6079439A publication Critical patent/JPS6079439A/ja
Publication of JPS635783B2 publication Critical patent/JPS635783B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は論理装置の診断性能のうち故障ユニットの指摘
分解能を向上させる診断制御方式に関する。
〔従来技術〕
従来、この種の論理装置の診断方式においては、制御記
憶内にロードされたマイクロ診断プログラムが起動され
ると論理装置を構成する6糧のレジスタ、回路網、ラン
ダムアクセスメモリ等が各マイクロ命令の制御で動作す
る。これによシ論理装置内の複数個配置されたチェック
回路が働いてレジスタ上のデータパリティチェック、制
御回路のタイミングチェックがなされている。もし、故
障があれば前記チェック回路の各々に対応して設けられ
たエラー表示フリップフロップがセットされ、さらに故
障によシ生成された誤データが論理装置内に伝ばんされ
ることを防ぐために論理装置のクロックが停止されてい
る。これらの動作は前記マイクロ診断プログラムの関知
しないところで実行されるため診断プログラムはクロッ
クが停止した任意の命令ステップで中断している。この
場合故障ユニノ)f指摘するための情報となる診断結果
は、診断プログラムが中断した箇所を認識するために論
理装置の特定レジスタに格納されていたシンプトン(診
断)情報と前記エラー表示フリップフロップの点灯状態
のみが有効である。ところがシンプトン情報を生成格納
する診断プログラムの中断箇所によってはシンプトン情
報が必ずしも有効な値を表示しているとは限らないため
、無効なシンブトン情報を用いて故障ユニット’l指摘
する欠点がある。さらに1つのエラー表示フリップフロ
ップが複数のチェック回路のチェック結果の論理和を表
示している場合これらの複数のチェック回路の各々に対
応したチェック対象回路のうちクロックが停止するまで
に診断が終了したチェック対象回路に故障の影響がない
ことは判断できるが、診断が未了なチェック対象回路に
故障の影響があるか否かは診断プログラムが中断したた
め判断できない。
従ってこの様なエラー表示フリップフロップが点灯して
診断プログラムが中断した場合、チェック回路が対象と
する全ての論理回路について故障の影響の有無がヴ断で
きない状態で故障ユニットを指摘しなければならない。
一般に複数のチェック回路のチェック結果を1つのエラ
ー表示フリップフロップが代表して表示している場合、
複数のチェック結果の1つ1つの結果が判明していると
故障箇所をよシ局所化することが可能であるから従来技
術の故障ユニットの指摘方法では分解能を向上できない
欠点がある。
〔発明の目的〕
本発明の目的は上述の欠点を解決して故障ユニットの指
摘分解能を向上するようにした診断制御方式全提供する
ことにおる。
〔発明の構成〕
本発明の方式は、マイクロ命令を記憶する制御記憶と論
理回路と記憶回路と前記論理回路および記憶回路の少な
くとも1つから与えられる出力の正常性を前記マイクロ
命令の制御とは独立にチェックする複数のチェック回路
と前記制御記憶へのマイクロ診断プログラムの格納後に
リセットされるチェックモード禁止フリップフロップと
前記複数のチェック回路と一対一対応に設けられ前記チ
ェック禁止モードフリップフロップのリセット時に前記
複数のチェック回路のチェック結果がセットされる複数
のエラー表示フリップフロップとを有する論理装置と、 メモlJ’を有し前記論理装置の故障の発生に応答して
前記チェック禁止モードフリップフロップをリセットし
前記マイクロ診断プログラムを起動し診断結果として前
記論理装置内の特定レジスタに格納された診断情報を第
1の診断情報として前記エラー表示フリップフロップの
出力とともに前記メモリに記憶し次に前記論理装置を初
期、設定したあと前記チェック禁止モードフリップフロ
ップをセットし前記マイクロ診断プログラムを再起動し
この診断結果として前記特定レジスタに格納された診断
情報を第2の診断情報として前記メモリに記憶し次に前
記メモリに記憶された前記第1の診断情報と前記エラー
表示フリップフロップの出力と前記第2の診断情報とを
基礎にして前記論理装置の故障ユニットを指摘する診断
動作を制御する診断制御装置とを備えたことを特徴とす
る。
〔発明の実施例〕
次に本発明について図面を参照して詳細に説明する。
第1図を参照すると、本発明の診断方式が適用される論
理装置の診断対象論理回路は、故障検出時の指摘ユニッ
ト10.20,30,40.および50.チェック禁止
モードフリップ70ツブ(以下F/F ) 60 、お
よびオアゲート70から構成されている。災にユニッ)
10,20.30゜40および50は各々レジスタ11
0,210゜310.410.および510を有し、レ
ジスタ110.210,310.および410は選択器
520を介してマイクロ命令によシ読出しが可能なレジ
スタ510と接続されている。レジスタ510にはパリ
ティチェック回路511およびパリティチェック結果を
表示するエラー表示フリップ70ツブ(以下F/F)5
30が接続されている。エラー表示F/F 530には
、エラー表示F/Fのセットのためチェック禁止モード
F/F 60からオアゲー)54(l介して信号が与え
られ、この信号に応答してオアゲート70を介して論理
装置のクロック制御部(図示せず)にクロック停止信号
710が出力されてhる。オアゲート540には前記チ
ェック禁止モードF/F 60の出力の他に前記クロッ
ク停止信号710が与えられる。さらに前記チェック禁
止モードF/F 60は信号線61を介して診断制御装
置100に接続されておりそのセラ)9セット条件は診
断制御装置100から制御される。
第1図のレジスタ90はマイクロ命令にょシ書込可能な
レジスタでその出力は診断制御装置100から読出し可
能になっている。□レジスタ90に、は後述するマイク
ロ診断プログラムが現在の試験内容を識別するためにシ
ンプトン情報を格納するのに使用するものでおる。本発
明の一実施例で示すマイクロ診断プログラムにおいて前
記レジスタ90に格納されるシンプトン情報は2分され
前半には診断プログラムを構成する複数個の試験ユニッ
トを識別するための試験ユニット番号、後半には各試験
ユニット内に複数個存在するチェックポイントの各々に
関する試験結果(以下エラーベクトルと呼ぶ)が格納さ
れるものとする。
本発明のマイクロ診断制御方式全実施例を用いて説明す
る前に第1図に示した論理回路を診断するためのマイク
ロ診断プログラムの流れを第2図を参照して説明する。
なお第2図では第1図に示した回路を診断する部分につ
いてのみが示されておシ診断対象の論理装置内に存在す
る他の論理回路に関するマイクロ診断プログラムの流れ
は省略しである。
先ずステップ8oにょシレジスタ間転送試験を一意に識
別する試験ユニット番号が第1図のワンプトン情報格納
用レジスタ90の前半に格納される。次にステップ81
,82,83,84.および85によシレジスタ110
と510,210と510.310と510,410と
510間の固有レジスタ間転送試験が実行される。先ず
ステップ81によシシンプトン情報中に割υ付られたエ
ラーベクトルのビットのうち今着目している固有のレジ
スタ間転送試験に和尚する位置にビット値”1#を設定
後ステップ82によシ試験が実行される。次にレジスタ
510と正解値がステップ83によル比較され一致する
ならステップ84および85によシステップ81でセッ
トしたエラーベクトルの対応ビット位置にビット値″′
θ″が設定され、比較の結果不一致ならステップ85は
スキップされる。以上の動作がステップ86により各固
有レジスタ間転送試験について繰返し実行され、ステッ
プ87によりレジスタ間転送試験の終了時に全ての固有
レジスタ間転送試験の試験結果であるエラーベクトルが
参照され少なくとも1つ、の試験で故障が検出されてい
れば久の新たな試験88t−開始することなくステップ
89を実行して診断プログラムは停止する。
さて本発明のマイ・′)口論断制御方式を再び第1図、
第2図を参照しつつ更に診断制御装置100における診
断制御プログラムの流れ図を示す第3図を加えて説明す
る。
第3図を参照すると、先ず操作ステップ91によシ第2
図に示した動作をする診断プログラムが制御記憶にロー
ドされ操作ステップ93によシ該診断プログラムが起動
されるがこの操作に先立ち操作ステップ92によシ第1
図のチェック禁止モードF/F 60がリセットされる
。第1図を参照するとこの状態はゲート540t−介し
てエラー表示F/F 530のホールド端子Hに論理0
を供給する状態でありパリティチェック回路511から
の出力信号がエラー表示F/F 530にセット可能で
ある。今、第1図に示した回路中でレジスタ110と5
10との間のデータ経路上でかつユニット10に故障1
20が存在すると仮定すると、この故障は以下に示す手
順で検出指摘される。
第2図に示す診断プログラムのステップ82によシレジ
スタ110と510との間のレジスタ間転送試験が実行
されるが、パリティチェック回路511が故障120を
検出し対応するエラー表示F/F 530がセットされ
る。エラー表示F/F530の出力がオアゲート70t
−介してクロック停止信号710として出力されるため
診断対象の論理装置のクロックが停止する。このため診
断プログラムは第2図の診断プログラムのステップ82
の途中で中断する。この時第1図のクロック停止信号7
10はオアゲート540f:介してエラー表示F/F 
530のホールド端子に論理1を供給しこれによりエラ
ー表示F/F 530はその論理状態をクロックが停止
するまでの間保持することが可能となる。さらにクロッ
ク停止信号710は今着目のエラー表示F/F 530
以外の他の全てのエラー表示F/F530’〜53σの
ホールド端子Hにも同時に論理1t−供給するため他の
エラー表示F/F530’〜53σは故障120が検出
された時点での論理状態をクロックが停止するまでの間
保持することができる。これによりエラー表示F/F 
530が点灯した時から論理装置のクロックが停止する
までの間に故障120の影響が論理装置内に伝ぼんする
ことが防止される。第1図に示したクロック停止信号7
10をさらに参照すれば、該信号は前述のエラー表示F
/F 530以外の他の任意のエラー表示F/F530
’〜530′がセットされた場合にも有効となるが、こ
れはエラー表示F/F 530に対応するエラーチェッ
ク回路511以外の他の任意のエラーチェック回路が検
出した故障がエラー表示F/F 530に伝ばんしない
ようにするためのものである。
さて第3図の破線で接続した従来技術の診断制御方式に
よると以上の動作で診断動作は終了しこの時のレジスタ
90の内容が診断制御装置100によりシンプトン情報
1として点灯したエラー表示F/F 530とともに第
3図に示した操作ステップ94によシ収集され引続く操
作ステップ99によシ故障ユニットが指摘されている。
ところが第2図の診断プログラムの流れ図で示したよう
にシンプトン情報内に割付られた各固有レジスタ間転送
試験の結果全反映するエラーベクトルのうちレジスタ2
10と510 、310と510゜および410と51
0との間の情報は試験が未実行であるため不定である。
従って、故障ユニットを指摘する情報としてこのような
エラーベクトルを入力情報として使用することはできず
、シンプトン情報中のレジスタ間転送試験ユニットの番
号とエラー表示F/F 530が点灯したという情報か
らだけでは故障ユニットとして10,20,30゜40
、および50’i同時に指摘せざるを得ない。
またたとえ前記診断プログラムを改造して各固有レジス
タ間転送試験に固有な試験ユニット番号を付与するよう
にしても、レジスタ110と510との間の転送試験ユ
ニット番号とエラー表示F/F530が点灯したという
情報からだけでは故障ユニットとしてユニット10とユ
ニット50とを同時に指摘せざるを得ない。
しかし本発明の診断方式によると故障ユニット10と5
0は以下の様に分離することが可能であり故障ユニット
の指摘分解能を向上することができる。再び第3図を参
照すると、前述の診断対象論理装置がエラー表示F/F
530の点灯によシクロツクが停止しても操作ステップ
96にょシ再度第2図に示し九動作をするマイクロ診断
プログラムが起動される。この操作ステップ96は操作
ステップ95の前準備を必要とする。すなわち、操作ス
テップ95においては診断対象論理装置内の各種レジス
タ、回路網および前記エラー表示F/F’t−1回目の
マイクロ診断プログラムが起動された時点と同一の状態
に初期設定され、その後チェック禁止モードF/F60
がセットされる。この状態はエラー表示F/F 530
のホールド端子Hに論理1t−供給することになジノ(
リテイチェツク回路511が故障を検出してもエラー表
示F/F530eセットしないように動作する。従って
前記操作ステップ96によりマイクロ診断プログラムを
再起動されると前回の起動時と異なってエラー表示F/
F 530が点灯することがないため診断プログラムが
中断されることはなく全ての固有レジスタ間転送試験の
実行を完了することができる。
第2図を参照すると、今仮定している故障120により
シンプトン情報中のエラーベクトルはレジスタ110と
510との間の試験結果の対応ビットが@1″(故障検
出)、他の残シの組合せの試験結果対応ビットが′θ″
(故障未検出)となるから診断プログラムのステップ8
7.および89によりマイクロ診断プログラムは自動的
に停止される。
この後は第3図の操作ステップ97によシ該シンプトン
情報がレジスタ90よシシンブトン情報2として収集さ
れ引き続く操作ステップ98によシ故障ユニットが指摘
される。前述のシンブトン情報1と今回のシンプトン情
報2とが同一のレジスタ間転送試駆用の試験ユニット番
号を有しているためシンプトン情報2内のエラーベクト
ル情報が有効と判断され、従って、故障はレジスタ11
0と510との間の転送試験にのみ影響を与え、他のレ
ジスタ間の転送試験には影響を与えないという現象から
指摘ユニットとして50を除外し10のみを指摘するこ
とが可能となる。
次に、シンプトン情報1とシンブトン情報2内の試験ユ
ニット番号が不一致ならば故障を指摘するに当ってはシ
ンプトン情報1中の試験ユニット番号と点灯エラー表示
F/Fからだけで分解能を犠牲にすることなく故障ユニ
ットを指摘できることを示す。
先ずシンプトン情報1とシンプトン情報2の中の試験ユ
ニット番号が一致しないような現象が発生する環境を説
明する。
第4図を参照すると、本発明の第2の実施例におけ、る
レジスタ110.210.310.410゜および51
02選択器520.パリティチェック回路5111 エ
ラー表示F/F 530は全て第1図に示したものと同
一であるがこれらの各要素が1つの故障時の指摘ユニッ
ト1上に実装されている点が第1図に示した第1の実施
例と異なる。第4図においてエラー表示F/F53(l
制御するゲー)540. チェック禁止モードF/F 
60およびクロック制御部(図示せず)へのクロック停
止信号710等の機能は第1図の同じ番号を付られた構
成要素と同じである。さて第4図に示した回路において
レジスタ110とレジスタ510との間のデータ経路上
の故障120f、仮定すると該故障はマイクロ診断プロ
グラムによυレジスタ110からレジスタ510へのデ
ータセット命令が実行された時パリティチェック回路5
11で検出されその結果がエラー表示1i’/l;” 
530に格納される。
悟11竺番も也慎斗L If点−イI斗1ハ・)づ々闇
七寞秒験ユニットヲ実行している時にエラー表示F/F
530が点灯したという情報から故障ユニット1を指摘
でき不がこの状況は故障120がレジスタ210と51
0との間、tたはレジスタ310と510との間、レジ
スタ410と510との間のデータ経路上の各々に仮定
したとしても何ら変らない。従って、マイクロ診断プロ
グラムにおいて各レジスタの組合せ毎の転送試験におけ
る試験結果を反映するエラーベクトルを作成することに
より故障を検出したレジスタの組合せを意識しなくとも
故障ユニット1を一意に指摘できることを示している。
この例のように試験ユニットを構成する複数のチェック
ポイントの各試験結果が不明でも一意に故障ユニット0
1を指摘できる場合は診断プログラム中でエラーベクト
ルの作成ステップが削除される。さらに、エラーベクト
ルを作成しない試験ユニットにおいては試験対象回路を
動作させるマイクロ命令のみが存在し試験結果を判定す
るステップが存在しないので第2図に示した流れ図のよ
うにマイクロル診断プログラムが自動的に停止する機能
は存在しない。従って、第4図に示した回路に本発明の
診断制御方式を適用すると、1回目のチェック禁止モー
ドF/F60がリセットされた状態での診断実行におい
て、シンプトン情報1としてレジスタ間転送試験ユニッ
トのユニット番号とエラー表示F/F 530の点灯情
報が収集される。次にチェック禁止モードF/F 60
がセットされた状態での診断再実行においては、前述の
ように診断プログラムのレジスタ間転送試験ユニット内
にプログラムで故障を検出し自動的に停止するステップ
がないため、次の試験ユニットへ進む。従って、シンプ
トン情報2中の試験ユニット番号はシンプトン情報1中
のそれと必ず異なる値が格納される現象が発生する。
この例から判るとおシ2つのシンプトン情報中のユニッ
ト番号が異なる場合は最初のシンプトン情報1中のユニ
ット番号と点灯したエラー表示F/Fから故障ユニット
ヲ分解能を犠牲にすることなく指摘することができる。
すなわち、シンプトン情報2は無視してよい。
〔発明の効果〕
本発明の診断方式には、従来の診断方式によシ診断実行
をした時のシンプトン情報1と、エラー表示フリップフ
ロップと、エラー表示フリップフロップのセラトラ禁止
した状態で診断を再実行した時のシンプトン情報2とを
入力して故障ユニットを指摘することによシ指摘分解能
を向上できるという効果がある。
【図面の簡単な説明】
一第1図は本発明の一実施例を示す図、第2図は第1図
の動作を説明するための診断プログラムの流れ金示す図
、第3図は一実施例の診断制御装置における診断制御の
流れを示す図および第4図は本発明の第2の実施例を示
す図である。 図において、10,20,30,40,50゜1・・・
・・・故障ユニット、110,210,310゜410
.510.90・・・・・・レジスタ、511・・・・
・・パリティチェック回路、60・・・・・・チェック
禁止モードF/F、53G・・・・・・エラー表示F/
F180〜89・・・・・・診断プログラムステップ、
91〜99・・・・・・診断操作ステップ、100・・
・・・・診断制御装置。 へ〜\ 第 I 図 第 2 図

Claims (1)

    【特許請求の範囲】
  1. マイクロ命令を記憶する制御記憶と論理回路と記憶回路
    と前記論理回路および記憶回路の少なくとも1つから与
    えられる出力の正常性を前記マイクロ命令の制御とは独
    立にチェックする複数のチェック回路と前記制御記憶へ
    のマイクロ診断プログラムの格納後にリセットされるチ
    ェックモード禁止フリップフロップと前記複数のチェッ
    ク回路と一対一対応に設けられ前記チェック禁止モード
    フリップフロップのリセット時に前記複数のチェック回
    路のチェック結果がセットされる複数のエラー表示フリ
    ップフロップとを有する論理装置と、メモIJ ?有し
    前記論理装置の故障の発生に応答して前記チェック禁止
    モードフリップフロップをリセットし前記マイクロ診断
    プログラムを起動し診断結果として前記論理装置内の特
    定レジスタに格納された診断情報を第1の診断情報とし
    て前記エラー表示フリップフロップの出力とともに前記
    メモリに記憶し次に前記論理装置を初期設定したあと前
    記チェック禁止モードフリップフロップをセットし前記
    マイクロ診断プログラムを再起動しこの診断結果として
    前記特定レジスタに格納された診断情報を第2の診断情
    報として前記メモリに記憶し次に前記メモリに記憶され
    た前記第1の診断情報と前記エラー表示フリップフロッ
    、プの出力と前記第2の診断情報とを基礎にして前記論
    理装置の故障ユニツ)l指摘する診断動作を制御する診
    断制御装置とを備えたことを特徴とする診断制御方式。
JP58188215A 1983-10-07 1983-10-07 診断制御方式 Granted JPS6079439A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58188215A JPS6079439A (ja) 1983-10-07 1983-10-07 診断制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58188215A JPS6079439A (ja) 1983-10-07 1983-10-07 診断制御方式

Publications (2)

Publication Number Publication Date
JPS6079439A true JPS6079439A (ja) 1985-05-07
JPS635783B2 JPS635783B2 (ja) 1988-02-05

Family

ID=16219780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58188215A Granted JPS6079439A (ja) 1983-10-07 1983-10-07 診断制御方式

Country Status (1)

Country Link
JP (1) JPS6079439A (ja)

Also Published As

Publication number Publication date
JPS635783B2 (ja) 1988-02-05

Similar Documents

Publication Publication Date Title
TWI502376B (zh) 多處理器資料處理系統中之錯誤偵測之方法及系統
US4849979A (en) Fault tolerant computer architecture
US9449717B2 (en) Memory built-in self-test for a data processing apparatus
US4688222A (en) Built-in parallel testing circuit for use in a processor
JPS6229827B2 (ja)
JPH052654A (ja) マイクロコンピユータの故障検知方法および回路
US12038812B2 (en) Memory safety interface configuration
US10970191B2 (en) Semiconductor device and debug method
US6954886B2 (en) Deterministic hardware reset for FRC machine
US20140201583A1 (en) System and Method For Non-Intrusive Random Failure Emulation Within an Integrated Circuit
US11175340B1 (en) System and method for managing testing and availability of critical components on system-on-chip
US7568138B2 (en) Method to prevent firmware defects from disturbing logic clocks to improve system reliability
US3814920A (en) Employing variable clock rate
Hackl et al. An integrated approach to automated computer maintenance
JPS6079439A (ja) 診断制御方式
JP3132744B2 (ja) 二重化cpu保守交換時の動作一致検証方式
JPS5939052B2 (ja) 情報処理装置及び方法
JPS59114648A (ja) 診断装置
CN118535516B (zh) 车规微处理器电路
JPS6229820B2 (ja)
JPH01169640A (ja) 情報処理装置の擬似障害発生方式
JPS5911452A (ja) パリテイチエツク回路の試験方式
JP2871966B2 (ja) 障害検出回路検査システム
RU173842U1 (ru) Устройство эмуляции одиночных сбоев во внутрикристальной кэш-памяти процессора
CN118779166A (zh) 不良内核的自检方法、多核芯片、自检系统及机器人