JPS6080316A - 電圧制御形発振装置 - Google Patents
電圧制御形発振装置Info
- Publication number
- JPS6080316A JPS6080316A JP18838783A JP18838783A JPS6080316A JP S6080316 A JPS6080316 A JP S6080316A JP 18838783 A JP18838783 A JP 18838783A JP 18838783 A JP18838783 A JP 18838783A JP S6080316 A JPS6080316 A JP S6080316A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- series
- gate
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/354—Astable circuits
Landscapes
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、＠流奄圧により発振周波数か制御できる電圧
制御形見振器に係り、特にＩＣ化に好適な電圧制御形見
振器に関する。
制御形見振器に係り、特にＩＣ化に好適な電圧制御形見
振器に関する。
従来の電圧制御型発振器の一例を第１図に示す。第１図
はインバータを奇数個直列に接続し、・最終段ノインバ
ータの出力を初段の入力に帰還してなる公知のリング発
振回路を用いた例であり１図においてはインノ（−タ１
，２．５Ｙ３個用いた例を示す。インノく一タ１，２．
５の各段の入カバルス電圧波形４ 、５ 、６’ｒ：第
２図に同一番号を付して示す。以下、第１図の発振器の
原理的劇作を説明する。今、入力信号４か論理レベルの
ＩＱルベルかう１１ルベルに回って上昇していくとする
。入力信号４がα時点で第２図に破線で示したしきい値
電圧を越えると、インバータ１の出力レベルの極性が反
転するので。
はインバータを奇数個直列に接続し、・最終段ノインバ
ータの出力を初段の入力に帰還してなる公知のリング発
振回路を用いた例であり１図においてはインノ（−タ１
，２．５Ｙ３個用いた例を示す。インノく一タ１，２．
５の各段の入カバルス電圧波形４ 、５ 、６’ｒ：第
２図に同一番号を付して示す。以下、第１図の発振器の
原理的劇作を説明する。今、入力信号４か論理レベルの
ＩＱルベルかう１１ルベルに回って上昇していくとする
。入力信号４がα時点で第２図に破線で示したしきい値
電圧を越えると、インバータ１の出力レベルの極性が反
転するので。
次段のインバータ２の入力５はα時点から、１１ルベル
から１０ルベルに向ｂ１インバータ１の出力抵抗とコン
デンサ７との時定数で定まる曲線をえかいて下降する。
から１０ルベルに向ｂ１インバータ１の出力抵抗とコン
デンサ７との時定数で定まる曲線をえかいて下降する。
なお第２図においては入力波形の過渡部を近似的な直線
を用いて示した。またインバータに公知の相補形金属酸
化半導体（ＣＭＯＳ ）を用いれば、一般に上記しきい
値電圧は′１“レベルと１０ルベルの中点電圧近傍の値
となる。
を用いて示した。またインバータに公知の相補形金属酸
化半導体（ＣＭＯＳ ）を用いれば、一般に上記しきい
値電圧は′１“レベルと１０ルベルの中点電圧近傍の値
となる。
以上のようにして入力信号５の電圧が下降し６時点でし
きい値を通過すると、今度はインバータ２の出力レベル
の極性が反転する。インバータ６の入力端には、コンデ
ンサ８と可変容量ダイオード９が接続されている。可変
容量ダイオード９は、これに印加する逆方向直流電圧に
よりその静電容量値が変化する特性な肩−する。
きい値を通過すると、今度はインバータ２の出力レベル
の極性が反転する。インバータ６の入力端には、コンデ
ンサ８と可変容量ダイオード９が接続されている。可変
容量ダイオード９は、これに印加する逆方向直流電圧に
よりその静電容量値が変化する特性な肩−する。
コンデンサ８は鉦流電力カント用であり、一般に可変容
量ダイオード９の答１値に比べ十分大きな容量値のもの
が用いられる。そこで第１図の構成で端子１０に直流電
圧な印加すれば、インバータ３０入力端に可変容量が付
いた形になる。
量ダイオード９の答１値に比べ十分大きな容量値のもの
が用いられる。そこで第１図の構成で端子１０に直流電
圧な印加すれば、インバータ３０入力端に可変容量が付
いた形になる。
ここで先に述べたようにしてイン；く一夕２の出力の極
性が反転すると、入力信号６は６時点からインバータ２
の出力抵抗と、可変容量ダイオード９の容量値とで定ま
る時定数の曲線をえかいて上昇する。入力信号６がＣ時
点でしきい値を越えると、今度はインバータ乙の出力の
極性が反転し、インバータ１の入力４ｇ号４はインノ（
−夕３の出力抵抗とコンデンサ１１とにより定まる曲線
な：ｔがいて下降１−る。Ｃ時点以降は上記説明と逆方
向の入力レベル変動過渡部が、上記説明と同様にしてｄ
、ｅ、ｆの各時点で伝達されていき、ａ′時点でα時点
と同一パルス位相状態にもどる。α′時点以降は上記α
からα′時点までの動作がくり返され、第１図の回路が
発振する。上記説明した各時点間の時間差を第２図に示
すようにｔｌ〜ｔ６とすれば１発振周期ＴはＴ”” ｔ
＋ ＋ ｔ２ ＋ｔｓ ＋ ｔ４ ＋ ｔａ ＋ ｔａ
となる。
性が反転すると、入力信号６は６時点からインバータ２
の出力抵抗と、可変容量ダイオード９の容量値とで定ま
る時定数の曲線をえかいて上昇する。入力信号６がＣ時
点でしきい値を越えると、今度はインバータ乙の出力の
極性が反転し、インバータ１の入力４ｇ号４はインノ（
−夕３の出力抵抗とコンデンサ１１とにより定まる曲線
な：ｔがいて下降１−る。Ｃ時点以降は上記説明と逆方
向の入力レベル変動過渡部が、上記説明と同様にしてｄ
、ｅ、ｆの各時点で伝達されていき、ａ′時点でα時点
と同一パルス位相状態にもどる。α′時点以降は上記α
からα′時点までの動作がくり返され、第１図の回路が
発振する。上記説明した各時点間の時間差を第２図に示
すようにｔｌ〜ｔ６とすれば１発振周期ＴはＴ”” ｔ
＋ ＋ ｔ２ ＋ｔｓ ＋ ｔ４ ＋ ｔａ ＋ ｔａ
となる。
ここで端子１０に印加する直流電圧を変化して可変容量
ダ・イオード９の容量値を変えると、上記したｔ２およ
びｔ、の時間が変化するので発振周期Ｔが変化する。す
なわち端子１０に印加する直流電圧により発振ａｌ波数
が制御できる。なお一般にはコンデンサ７．１１として
はインバータ入力部に寄生する浮遊容置を用いることが
多い。
ダ・イオード９の容量値を変えると、上記したｔ２およ
びｔ、の時間が変化するので発振周期Ｔが変化する。す
なわち端子１０に印加する直流電圧により発振ａｌ波数
が制御できる。なお一般にはコンデンサ７．１１として
はインバータ入力部に寄生する浮遊容置を用いることが
多い。
ところで１以上説明した従来σ）′亀圧制何形発振器を
集積回路（ＩＣ）化する」賜金大容坩のコンデンサ８あ
るいは可変容量ダイオード９をインバータ１〜３と同一
のＩＣチップ上に形成することは極めて困難であり、し
たがってＩＣとは別部品として追加する必要があり、Ｉ
Ｃの大田力端子数の増加および部品点数の増加をまねい
ていた。
集積回路（ＩＣ）化する」賜金大容坩のコンデンサ８あ
るいは可変容量ダイオード９をインバータ１〜３と同一
のＩＣチップ上に形成することは極めて困難であり、し
たがってＩＣとは別部品として追加する必要があり、Ｉ
Ｃの大田力端子数の増加および部品点数の増加をまねい
ていた。
本発明の目的は１発振周波数を変化させる素子を同−Ｉ
Ｃチップ内に集積することの可能な電圧制御形見振器を
提供することにある。
Ｃチップ内に集積することの可能な電圧制御形見振器を
提供することにある。
不発明の要点は、ＣＭＯＳインバータを奇数個直列に接
続してリング＠振回路を構成し、これを構成するインバ
ータの内、少なくも１個のインバータにおいて、このイ
ンバータを介して次段のインバータ入力端子に電圧を供
給する径路に新たＫＭＯＳトランジスタケ直列に挿入し
。
続してリング＠振回路を構成し、これを構成するインバ
ータの内、少なくも１個のインバータにおいて、このイ
ンバータを介して次段のインバータ入力端子に電圧を供
給する径路に新たＫＭＯＳトランジスタケ直列に挿入し
。
この押入したＭＯＳトランジスタのゲート端子に印加す
る直流′螺圧によりその４通抵抗を制倫して、上記イン
バータｓＫおけるパルス遅延時間を可変できるように構
成したことである。
る直流′螺圧によりその４通抵抗を制倫して、上記イン
バータｓＫおけるパルス遅延時間を可変できるように構
成したことである。
以下、本発明の一実施例を第６図により説明する。以下
の図において、第１図と同一のａ能を有するものには第
１図と同−蕾＋ｊ′Ｊ：ｒ：付す。
の図において、第１図と同一のａ能を有するものには第
１図と同−蕾＋ｊ′Ｊ：ｒ：付す。
処３図は、第１図と同僚インバ〜り１〜６を用いたリン
グ発振回路に本発明を適用した例である。第６図におい
℃、第１図で削ｆＭ糺号で示したインバータ２を、説明
を容易にするためＭＯＳトランジスタ回路で示す１、Ｃ
ＭＯ５技術で公知のように、インバータはＰチャンネル
のＭＯＳトランジスタ（ＰＭｏｓ）１２と、Ｎチャ７ネ
ルのＭＯＳトランジスタＣＮＭＯ３）１ｓとを図示の如
く接続して構成される。ＰＭＯ５１２とＮＭＯ５１５と
のゲート端子Ｇが共通に接続されインバータの入力端子
となる。ＮＡ１０５１５の一端子は第１の電源電圧Ｖｓ
ｓ’ （第６図ではアース）Ｋ接続され、ｐＭＯ５１２
の一端子は第１の電源電圧よりも高い電圧値の第２の電
源電圧ＶＤＪ）に接続され、ＮＭＯＳ １３ 、 ＰＭ
ＯＳ １２ソｔｌ’ｆｔの他の一端子が共通に接続され
てインバータの出力淘子となる。
グ発振回路に本発明を適用した例である。第６図におい
℃、第１図で削ｆＭ糺号で示したインバータ２を、説明
を容易にするためＭＯＳトランジスタ回路で示す１、Ｃ
ＭＯ５技術で公知のように、インバータはＰチャンネル
のＭＯＳトランジスタ（ＰＭｏｓ）１２と、Ｎチャ７ネ
ルのＭＯＳトランジスタＣＮＭＯ３）１ｓとを図示の如
く接続して構成される。ＰＭＯ５１２とＮＭＯ５１５と
のゲート端子Ｇが共通に接続されインバータの入力端子
となる。ＮＡ１０５１５の一端子は第１の電源電圧Ｖｓ
ｓ’ （第６図ではアース）Ｋ接続され、ｐＭＯ５１２
の一端子は第１の電源電圧よりも高い電圧値の第２の電
源電圧ＶＤＪ）に接続され、ＮＭＯＳ １３ 、 ＰＭ
ＯＳ １２ソｔｌ’ｆｔの他の一端子が共通に接続され
てインバータの出力淘子となる。
ここで、第３図の実施例においては、インバータ２の出
力とインバータ３０入方曲にＰＭＯ５１４、ＮＭＯＳ
１５）ｋ挿入Ｌティル。０Ｍ０５回路で公知のようにイ
ンバータ２のＰＭＯ３１２゜ＮＭＯ５１５は入力５の電
圧レベルによりいずれか一方が導通（低抵抗）状態、他
方が開放（高抵抗）状態になる。ｐＭＯ５１２が導通状
態（５ＭＯ５１５＆＠開放状態）ノ時、Ｖｎｎ カラＰ
Ｍ ＯＳ１２、ｐＭＯ５１４とＮＭＯ５１５の並列回
路を介してインバータ２の入力端に付加されたコンデン
サ１６に電流が流れ、コンデンサ１６が光電される。ま
たＮＭＯ５１３が導通状態（ｐＭＯ５１２は開放状態）
の時、コンデンサ１６から、ＰＭＯ５１４とＮＭＯ５１
５の並列回路、ＩＶＭＯ５１３を介しｃＶｓｓ （第３
図ではアース）に電流が流れ。
力とインバータ３０入方曲にＰＭＯ５１４、ＮＭＯＳ
１５）ｋ挿入Ｌティル。０Ｍ０５回路で公知のようにイ
ンバータ２のＰＭＯ３１２゜ＮＭＯ５１５は入力５の電
圧レベルによりいずれか一方が導通（低抵抗）状態、他
方が開放（高抵抗）状態になる。ｐＭＯ５１２が導通状
態（５ＭＯ５１５＆＠開放状態）ノ時、Ｖｎｎ カラＰ
Ｍ ＯＳ１２、ｐＭＯ５１４とＮＭＯ５１５の並列回
路を介してインバータ２の入力端に付加されたコンデン
サ１６に電流が流れ、コンデンサ１６が光電される。ま
たＮＭＯ５１３が導通状態（ｐＭＯ５１２は開放状態）
の時、コンデンサ１６から、ＰＭＯ５１４とＮＭＯ５１
５の並列回路、ＩＶＭＯ５１３を介しｃＶｓｓ （第３
図ではアース）に電流が流れ。
コンデンサ１６か放電する。衆知のように、ＮＯＳトラ
ンジスタ１４ 、１５の導通抵抗１区は、そのゲート端
子Ｇに印加する直流電圧値に依存し。
ンジスタ１４ 、１５の導通抵抗１区は、そのゲート端
子Ｇに印加する直流電圧値に依存し。
ＰＭＯ５１４ではゲート電圧が昼いはと、−ｆたＮＭＯ
５１５ではケート電圧が低いほどその導通抵抗値が増大
する特性？有する。したがって、ＰＭＯＳ１４ 、ＮＭ
ＯＳ １５のそれぞれのケート端子Ｇを制＠ｊ亀圧入力
端子とし、これに印加する直流電圧期をそれぞれ適当に
変化させることにより第２図のｔ２＋’５の時間な制御
でき、第１図の従来例と同ｆｔｐ、な発振周波数の制御
が０］能である。
５１５ではケート電圧が低いほどその導通抵抗値が増大
する特性？有する。したがって、ＰＭＯＳ１４ 、ＮＭ
ＯＳ １５のそれぞれのケート端子Ｇを制＠ｊ亀圧入力
端子とし、これに印加する直流電圧期をそれぞれ適当に
変化させることにより第２図のｔ２＋’５の時間な制御
でき、第１図の従来例と同ｆｔｐ、な発振周波数の制御
が０］能である。
ところで、第３図の実施例におい′Ｃは、コンデンサ１
６としては、コンデンサ７，１１と同様にインバータの
入力端子に寄生する浮遊容量、あるいはＣＭＯＳのＩＣ
チ・ツク上に生成することも容易な小容廠のコンデンサ
を用いることができるので、第３図の電圧制御形光振器
はすべて同−ＩＣチップ上に集積することが可能である
。
６としては、コンデンサ７，１１と同様にインバータの
入力端子に寄生する浮遊容量、あるいはＣＭＯＳのＩＣ
チ・ツク上に生成することも容易な小容廠のコンデンサ
を用いることができるので、第３図の電圧制御形光振器
はすべて同−ＩＣチップ上に集積することが可能である
。
第４図に１本発明による他の一実施例を示す。
図において、ＰＭＯ５１２、ＮＭＯ５１５はＮ２図のイ
ンバータ２と等価な動作ケする。ここでｐＭＯ５１２１
）Ｅ導通状態の時には、Ｖｊ）ｎから、ＰＭＯ５１２，
ＰＭＯ５１４に介シテコンテンサ１６に電流が流れる。
ンバータ２と等価な動作ケする。ここでｐＭＯ５１２１
）Ｅ導通状態の時には、Ｖｊ）ｎから、ＰＭＯ５１２，
ＰＭＯ５１４に介シテコンテンサ１６に電流が流れる。
またＮＭＯ５１ｓが導通状態のＲＶＣｔｔ、 コンチン
＋ １６ カラー ＮＭ ＯＳ １５ 、 ＮＭＯ５１
３を介してアースに向けて電流が流れる。
＋ １６ カラー ＮＭ ＯＳ １５ 、 ＮＭＯ５１
３を介してアースに向けて電流が流れる。
ｆａ Ｓ 図トＩｊ５’Ｊ様ＶｃＰ、Ｍ ＯＳ １４
、 ＮＭＯＳ １５．ｔＤケート端子Ｇにそれぞれ制御
′電圧を印加することにより、第４図の構成で電圧制御
形兄撮器が実現できる。また第４図の電圧制御形光振器
も第３図の説明から明らかｒ（ように同−ＩＣチッフ”
上にすべて集積可能である。
、 ＮＭＯＳ １５．ｔＤケート端子Ｇにそれぞれ制御
′電圧を印加することにより、第４図の構成で電圧制御
形兄撮器が実現できる。また第４図の電圧制御形光振器
も第３図の説明から明らかｒ（ように同−ＩＣチッフ”
上にすべて集積可能である。
第５図に１本発明による更に他の一実施例な示す。第５
図の実施例は、コンデンサ１６の充電経路、放電経路の
うち一方にの与尋通抵抗１直が制御されるＭＯＳトラン
７スタを挿入した一例であり１図示の構成は放電経路に
ＮＭＯ５１５’ｆｌ挿入し又いる。第５図の各部に２け
るパルス波形を第６図に示す。
図の実施例は、コンデンサ１６の充電経路、放電経路の
うち一方にの与尋通抵抗１直が制御されるＭＯＳトラン
７スタを挿入した一例であり１図示の構成は放電経路に
ＮＭＯ５１５’ｆｌ挿入し又いる。第５図の各部に２け
るパルス波形を第６図に示す。
第５図の実施例においては、１’１Ｍ０５１５のゲート
端子Ｇに印加する直流′電圧により、インバータ３の入
力＠号６の１圧が”１ルベルから“０ルベルに変わる部
分の時足数のみが変化するので、第６図にｔ、で示した
時ｉ’ｉｊ４ （１）みを可変することで周波数制御が
実現される。
端子Ｇに印加する直流′電圧により、インバータ３の入
力＠号６の１圧が”１ルベルから“０ルベルに変わる部
分の時足数のみが変化するので、第６図にｔ、で示した
時ｉ’ｉｊ４ （１）みを可変することで周波数制御が
実現される。
先に説明した第６図、紀４図の実施例においては１周波
数制御のための直流′電圧かｐ ｔｎ ＯＳ１４用と５
ＭＯ５１５用の２系統必要であるか。
数制御のための直流′電圧かｐ ｔｎ ＯＳ１４用と５
ＭＯ５１５用の２系統必要であるか。
第５図の実施例におい”ＣはＩＶＭＯ５１５用の１つの
制御′１圧で周波数制御ができる。
制御′１圧で周波数制御ができる。
なお、一般に一３図、第４図、第５図のＣＭＯＳインバ
ータ１．２あるいは３は、入力パルスが”０”レベルか
ら１１”レベルに変わる部分での入カバルス、出力パル
ス間の遅延時間と、入力パルスが１１ルベルカラＩＯル
ベルＶＣ変ワる部分での上記遅延時間とがほぼ同一とな
るように設計される。すなわちインバータ１においてハ
’Ｈトｔ４ ｓインバータ３においてはｔ８とｔ６かほ
ぼ同一時間となる。したがって第３図、舅４図の実施ｆ
ｌにおいては、ｐ−ＭＯ５１４とＮＭ ＯＳ１５のゲー
ト端子Ｇの印加電圧を、第２崗のｔ、とｔ。
ータ１．２あるいは３は、入力パルスが”０”レベルか
ら１１”レベルに変わる部分での入カバルス、出力パル
ス間の遅延時間と、入力パルスが１１ルベルカラＩＯル
ベルＶＣ変ワる部分での上記遅延時間とがほぼ同一とな
るように設計される。すなわちインバータ１においてハ
’Ｈトｔ４ ｓインバータ３においてはｔ８とｔ６かほ
ぼ同一時間となる。したがって第３図、舅４図の実施ｆ
ｌにおいては、ｐ−ＭＯ５１４とＮＭ ＯＳ１５のゲー
ト端子Ｇの印加電圧を、第２崗のｔ、とｔ。
が同一になるようそれぞれ設足すれば、周波数を変えて
も発振器から得られる発振パルスの半サイクル毎の時間
をほぼ同一に保つことができる。すなわち次式の関係を
保って周波数の制御が可能である。
も発振器から得られる発振パルスの半サイクル毎の時間
をほぼ同一に保つことができる。すなわち次式の関係を
保って周波数の制御が可能である。
ところが、第５図の実施例においては、亮６図のｔ、の
みが変化して周波数が変わるので１発振器の発掘パルス
波形は半サイクル毎に時間が変わってしまう。
みが変化して周波数が変わるので１発振器の発掘パルス
波形は半サイクル毎に時間が変わってしまう。
そこで、第７図には、１つの周波数制卸用を圧での制御
も可能で、かつ発振パルスの半サイクル毎の時間を同一
に保つことが可能な実施例を示す。
も可能で、かつ発振パルスの半サイクル毎の時間を同一
に保つことが可能な実施例を示す。
第７図においては、第５図のインバータ１に代えてＰＭ
ＯＳ１２ 、 ＮＭＯＳ １３ 、１５で構成した回路
と同一の構成であるＰＭＯＳ １２’ 、 ＮＭＯ５１
３’ 、 １５’の回路を用いている。この実施例では
、コンデンサ１６の放電時定数の制御と同様にコンデン
サ７の放電時定数も制御される。第８図に第７図の各部
パルス波形を示す。第７図でｐ：ＩＯ５１２’ 、ＮＭ
Ｏ５１３’、 １５’に、それぞれｐｒｏｓ １２ 、
ＮＭＯ５１３，１５と同一の電気特性ヲ持つＭＯＳトラ
ンジスタを用い、コンデンサ７とコンデンサ１６との容
量が同一となるように設計することは現状のＣＭＯ５技
術で実現可能である。このようにすれば第８図のｔ２と
ｔ４はほぼ四−となる。筐たＮＭＯ５１５と１５′のゲ
ート端子Ｇを共通に接続して制御電圧入力端子１０とし
、これに印加する直流電圧を変化させて発振周波数を変
えても、第８図のｔｌとｔ、がほぼ同一になるので、前
述の（２）式の関係が保たれる。
ＯＳ１２ 、 ＮＭＯＳ １３ 、１５で構成した回路
と同一の構成であるＰＭＯＳ １２’ 、 ＮＭＯ５１
３’ 、 １５’の回路を用いている。この実施例では
、コンデンサ１６の放電時定数の制御と同様にコンデン
サ７の放電時定数も制御される。第８図に第７図の各部
パルス波形を示す。第７図でｐ：ＩＯ５１２’ 、ＮＭ
Ｏ５１３’、 １５’に、それぞれｐｒｏｓ １２ 、
ＮＭＯ５１３，１５と同一の電気特性ヲ持つＭＯＳトラ
ンジスタを用い、コンデンサ７とコンデンサ１６との容
量が同一となるように設計することは現状のＣＭＯ５技
術で実現可能である。このようにすれば第８図のｔ２と
ｔ４はほぼ四−となる。筐たＮＭＯ５１５と１５′のゲ
ート端子Ｇを共通に接続して制御電圧入力端子１０とし
、これに印加する直流電圧を変化させて発振周波数を変
えても、第８図のｔｌとｔ、がほぼ同一になるので、前
述の（２）式の関係が保たれる。
したがってインバータ３の出力から発振器出力を取れば
１発振周波数によらず半サイクル毎の時間がどの半サイ
クルによらずほぼ一足（すなわちパルスデューティかほ
ぼ５０％ ）の発振出カバルスが得られる。
１発振周波数によらず半サイクル毎の時間がどの半サイ
クルによらずほぼ一足（すなわちパルスデューティかほ
ぼ５０％ ）の発振出カバルスが得られる。
ただし、第７図において、入力パルス５の第８図α時点
からの立下りの傾きと、入力パルス４のＣ時点からの立
下りの傾きが周波数の制御にともなって大幅に異なって
ぐると、ｔ２とｔ、も異なってしまうことか考えられる
が、第７図のＭＯＳトランジスタ１２’ 、 １５’
、 １３’で構成した回路の出力端子と１次段のＭ Ｏ
Ｓ ）ランジスタ１２ 、１３のゲート端子を共通に接
続した入力端子間に、インバータ３と同様なインバータ
を偶数個直列に挿入することでｔ２とｔ４か相違するこ
とを防止できる。
からの立下りの傾きと、入力パルス４のＣ時点からの立
下りの傾きが周波数の制御にともなって大幅に異なって
ぐると、ｔ２とｔ、も異なってしまうことか考えられる
が、第７図のＭＯＳトランジスタ１２’ 、 １５’
、 １３’で構成した回路の出力端子と１次段のＭ Ｏ
Ｓ ）ランジスタ１２ 、１３のゲート端子を共通に接
続した入力端子間に、インバータ３と同様なインバータ
を偶数個直列に挿入することでｔ２とｔ４か相違するこ
とを防止できる。
なお、第３陳Ｉ、第４図、用５図の実施例においては、
インバータを奇数個直列に接続したリング発振回路のあ
る１個のインバータから次段のインバータに致る経路の
導通抵抗を制御する実施例を示したが、リング発振回路
を構成する複数個のインバータにおいて上記導通抵抗の
制御機能を付加した電圧制御形光振器も実現可能である
ことは以上の説明から容易に理解できる。
インバータを奇数個直列に接続したリング発振回路のあ
る１個のインバータから次段のインバータに致る経路の
導通抵抗を制御する実施例を示したが、リング発振回路
を構成する複数個のインバータにおいて上記導通抵抗の
制御機能を付加した電圧制御形光振器も実現可能である
ことは以上の説明から容易に理解できる。
筐た第５図、第７図の実施例においては、導通抵抗制御
素子としてＮＨＯ２のみを用い定例を示したか、ＮＨＯ
２の代わりにＰＭＯ５のみを用い、コンデンサの充電経
路の時定数のみを変化させるような構成の電圧制御形光
振器も実現可能であることは、第４図、第５図、第７図
の説明から明らかである。
素子としてＮＨＯ２のみを用い定例を示したか、ＮＨＯ
２の代わりにＰＭＯ５のみを用い、コンデンサの充電経
路の時定数のみを変化させるような構成の電圧制御形光
振器も実現可能であることは、第４図、第５図、第７図
の説明から明らかである。
さらに、コンデンサの充を経路あるいは放電経路のいず
れか一方のみの導通抵抗を制御してなる電圧制御形光振
器においては、第７図の実施例のように導通抵抗の制＃
機能を付加したインバータ′ｆｒ：２個以上の偶数個用
いれば、第７図で説明したように１つの直流電圧で発振
周波数の制御が可能で、かつ発振器出力として発奈周彼
数によらずほぼ５０％のテスーティを持つパルスが優ら
れるような電圧制御形光振器が容易に構成できる。上記
導通抵抗の制御機能を付加したインバータを２個用いた
場合は第７図で説明したが、これを２個より大きな偶数
個用いても同様な効果が得られること２以下に説明する
。
れか一方のみの導通抵抗を制御してなる電圧制御形光振
器においては、第７図の実施例のように導通抵抗の制＃
機能を付加したインバータ′ｆｒ：２個以上の偶数個用
いれば、第７図で説明したように１つの直流電圧で発振
周波数の制御が可能で、かつ発振器出力として発奈周彼
数によらずほぼ５０％のテスーティを持つパルスが優ら
れるような電圧制御形光振器が容易に構成できる。上記
導通抵抗の制御機能を付加したインバータを２個用いた
場合は第７図で説明したが、これを２個より大きな偶数
個用いても同様な効果が得られること２以下に説明する
。
第９図は３以上の任意の奇数個のインバータを用いてリ
ング発振回路を構成し、このうちの２個のインバータに
上記一方間の導通抵抗制御素子を付加した場合を示す。
ング発振回路を構成し、このうちの２個のインバータに
上記一方間の導通抵抗制御素子を付加した場合を示す。
４通抵抗制御インバータヲ以降の図においては論理ｄピ
号に矢印な句して示す。
号に矢印な句して示す。
第９図に示すように、合計のインバータ数が奇数である
ことから、２個の矢印付インバータの入力〜出力間の一
方はｏｙ含む偶数個、他方は奇数個の通常の（矢印なシ
、）インバータで接続さ：比ろ。この時纂７図の実施例
の説明から明らかなように、奇数個の通常のインバータ
で結ばれている矢印付インバータの出力〜入力間のいず
れかの部分から直接あるいは通常のインバータ？介して
パルスチー−ティ５０％の発振器出力か取出せる。
ことから、２個の矢印付インバータの入力〜出力間の一
方はｏｙ含む偶数個、他方は奇数個の通常の（矢印なシ
、）インバータで接続さ：比ろ。この時纂７図の実施例
の説明から明らかなように、奇数個の通常のインバータ
で結ばれている矢印付インバータの出力〜入力間のいず
れかの部分から直接あるいは通常のインバータ？介して
パルスチー−ティ５０％の発振器出力か取出せる。
次に、第９図に更に２個の導通抵抗制御インバータを追
加した場合を塙える。第９図の通常のインバータの内の
任意の２個を矢印付として。
加した場合を塙える。第９図の通常のインバータの内の
任意の２個を矢印付として。
これを運びかえると第１０図（α）、あるいはｉｌｌの
いずれかになる。なお以降の図では通常のインバータ部
分は論理記号を省略し−て破線で示し、そのインバータ
数のみ００を含む偶数あるいは奇数であることヲ「偶」
あるいは「奇」で示した。
いずれかになる。なお以降の図では通常のインバータ部
分は論理記号を省略し−て破線で示し、そのインバータ
数のみ００を含む偶数あるいは奇数であることヲ「偶」
あるいは「奇」で示した。
第１０図（ａｌ 、 ［ｂｌから、矢印付インバータ４
個使用の時、矢印付インバータの入出力が奇数個の通ｎ
インバータで接続される経路であり、かつこの経路でリ
ング発振回路のループを切断した時、入出力間が偶数個
のインバータ（矢印付含む）で接続された２個ずつの矢
印付インバータの組で回路が構成さ４．るような経路が
必ず存在することがわかる。第１０図１ａｌ 、 ｔｂ
ｌで○印を付した「奇」で示す経路がそれである。
個使用の時、矢印付インバータの入出力が奇数個の通ｎ
インバータで接続される経路であり、かつこの経路でリ
ング発振回路のループを切断した時、入出力間が偶数個
のインバータ（矢印付含む）で接続された２個ずつの矢
印付インバータの組で回路が構成さ４．るような経路が
必ず存在することがわかる。第１０図１ａｌ 、 ｔｂ
ｌで○印を付した「奇」で示す経路がそれである。
上記経路の矢印付インバータの入出力間のいずれかの部
分から先述の如くして発振器出力を取出せば、上記２個
ずつ組合された矢印付インバータの１組で可変される２
つのインバータ遅延時間が１発振器出力の半サイクル毎
に振分けられ、るので、パルスデューティ５０％の出力
を得ることか可能となる。また第１０図１ａｌでは○印
を何した「偶」の部分からも同様ｒｃ発振器出力が得ら
れる。
分から先述の如くして発振器出力を取出せば、上記２個
ずつ組合された矢印付インバータの１組で可変される２
つのインバータ遅延時間が１発振器出力の半サイクル毎
に振分けられ、るので、パルスデューティ５０％の出力
を得ることか可能となる。また第１０図１ａｌでは○印
を何した「偶」の部分からも同様ｒｃ発振器出力が得ら
れる。
以下、２以上の任意の偶数個の矢印付インバータを用い
て上記効果が得られろことを説明する。
て上記効果が得られろことを説明する。
第１１図は３以上の任意の奇数のインバータを用いたリ
ング発振回路を示す。インバータ総数が奇数個であるの
で、このインバータのうチ偶数個に矢印付インバータを
用いた場合、矢印付インバータの入出力間が偶数個の通
常インバータで結ばれる部分が必ず存在する。この部分
を第１１図にアンダーラインを付けた「偶」で示ス。
ング発振回路を示す。インバータ総数が奇数個であるの
で、このインバータのうチ偶数個に矢印付インバータを
用いた場合、矢印付インバータの入出力間が偶数個の通
常インバータで結ばれる部分が必ず存在する。この部分
を第１１図にアンダーラインを付けた「偶」で示ス。
上記「偶」で結ばれた矢印付インバータＡ、Ｈのもう一
方の入出力間すなわちＢの出力〜、４の入力間は奇数個
のインバータで結合される。
方の入出力間すなわちＢの出力〜、４の入力間は奇数個
のインバータで結合される。
次ｖｃＡ、Ｂと通常インバータのみで接続される２個の
矢印付インバータＣ，Ｄ’ｌ’７追加して考える。Ｃの
出力〜Ｄの入力間が偶数個のインバータで結ばれていれ
ば、Ｄの出力〜Ｃ゛の入力間で発振器出力をとればＡ
、Ｂ 、Ｃ、Ｄのインノく一夕遅延時間が半サイクル毎
に同数ずつ振分けられる。このようにして矢印付インバ
ータを２個ずつ追加していった時、新たに追加した矢印
付インバータ入出力間の１角数個のインバータ（矢印付
含む）で接続された部分に、これ以前の矢印付インバー
タがすべて含まれるようになり又いれば、最後に追加し
て考えた矢印付インバータの入出力間の金数個の通常イ
ンバータで接続された部分からパルスチューティ５０％
の発振器出力が得られる。
矢印付インバータＣ，Ｄ’ｌ’７追加して考える。Ｃの
出力〜Ｄの入力間が偶数個のインバータで結ばれていれ
ば、Ｄの出力〜Ｃ゛の入力間で発振器出力をとればＡ
、Ｂ 、Ｃ、Ｄのインノく一夕遅延時間が半サイクル毎
に同数ずつ振分けられる。このようにして矢印付インバ
ータを２個ずつ追加していった時、新たに追加した矢印
付インバータ入出力間の１角数個のインバータ（矢印付
含む）で接続された部分に、これ以前の矢印付インバー
タがすべて含まれるようになり又いれば、最後に追加し
て考えた矢印付インバータの入出力間の金数個の通常イ
ンバータで接続された部分からパルスチューティ５０％
の発振器出力が得られる。
本発明によれば、電圧制御形骨振器がＭＯＳトランジス
タの与あるいはＭＯＳトランジスタと小容量のコンデン
サのみで構成できるので、発振器をすべて１チツプのＩ
Ｃ上に集積スることが可能になり１回路部品の低減に効
果がある。
タの与あるいはＭＯＳトランジスタと小容量のコンデン
サのみで構成できるので、発振器をすべて１チツプのＩ
Ｃ上に集積スることが可能になり１回路部品の低減に効
果がある。
第１図は従来の電圧制御形骨振器の構成図。
第２因は第１図の各部波形図、爪５，４，５゜７図はそ
れぞれ本発明の実施例の構成図、 ｆ、６゜８図はそれ
ぞれ纂５．７図の央ＭＭｆ！ｌの各部波形図、第？ 、
１０ 、１１図はＸ発明の詳細な説明するための簡略
化し、た構成図である。 １２ 、１２’ 、 １４ 、１４’・・・Ｐチャンネ
ルＭＯＳトランジスタ １３ 、１３’ 、 １５ 、１５’・・・Ｎチャンネ
ルＭＯＳトランジスタ 第 １ 図 第３図 第４図 第５図 第６ 図 第 ７ 図 第８ 図 第９ 図 イ萬 第１０図
れぞれ本発明の実施例の構成図、 ｆ、６゜８図はそれ
ぞれ纂５．７図の央ＭＭｆ！ｌの各部波形図、第？ 、
１０ 、１１図はＸ発明の詳細な説明するための簡略
化し、た構成図である。 １２ 、１２’ 、 １４ 、１４’・・・Ｐチャンネ
ルＭＯＳトランジスタ １３ 、１３’ 、 １５ 、１５’・・・Ｎチャンネ
ルＭＯＳトランジスタ 第 １ 図 第３図 第４図 第５図 第６ 図 第 ７ 図 第８ 図 第９ 図 イ萬 第１０図
Claims (1)
- 【特許請求の範囲】 ｔ ＰチャンネルＭＯＳトランジスタとＮチャンネルＭ
ＯＳトランジスタのゲート端子ヲ共通に接続して入力端
子とし、該ＰチャンネルＭＯＳトランジスタの一端子を
第一の電源に接続し他の端子を出力端子とし、該Ｎチャ
ンネルＭＯＳトランジスタの一端子を第二の電源に接続
し他の端子を出力端子とする論理ゲートを奇数個、直列
リング状に接続してなる装置において、上記奇数個の論
理ゲートのうちすくなくも一個の論理ゲートにおいて、
該Ｐチャンネルトランジスタを介して第一の電源と次段
の該論理ゲートの入力端子とが接続される第一の導電路
と、該Ｎチャンネルトランジスタを介して第二の電源と
次段の該論理ゲートの入力端子が接続される第二の導電
路とのいずれか一方あるいは両方の４電路に、そのゲー
ト端子に印加する電圧により導通抵抗が変化されるＭＯ
Ｓトランジスタの二端子’を直列に挿入し、他の該論理
ゲートのＰチャンネルＭＯＳトランジスタとＮチャンネ
ルＭＯＳトランジスタの出力端子を共通に接続して次段
の該論理ゲートの入力端子に接続し。 上記導電路に直列に押入したＭＯＳトランジスタのゲー
ト端子に制（４１４１電圧を印加するように構成したこ
と馨特徴とする電圧制御形発振装置。 ２、特許請求の範囲第１項目ｄ載の電圧制御形発振装置
において、上記第一の導電路にのみ直列にＭＯＳトラン
ジスタを挿入した論理ゲートを２以上の偶数個用い、上
自己直列に押入したＭＯＳトランジスタのゲート端子を
共通に接続して制御筒、圧を印加するように構成したこ
とを特徴とする電圧制御形発振装置。 ６、 特許請求の範囲第１項記載の電圧制御形発振装置
において、上記第二の導電路にのみ直列にＭＯＳトラン
ジスタを仲人した論理ゲートを２以上の１内数個用い、
上記直列に挿入したＭＯＳトランジスタのゲート端子を
共通に接続して制御電圧を印加するように構成したこと
を特徴とする電圧制御型発振器置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18838783A JPS6080316A (ja) | 1983-10-11 | 1983-10-11 | 電圧制御形発振装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18838783A JPS6080316A (ja) | 1983-10-11 | 1983-10-11 | 電圧制御形発振装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6080316A true JPS6080316A (ja) | 1985-05-08 |
| JPH0427729B2 JPH0427729B2 (ja) | 1992-05-12 |
Family
ID=16222734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18838783A Granted JPS6080316A (ja) | 1983-10-11 | 1983-10-11 | 電圧制御形発振装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6080316A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0651505A1 (en) * | 1993-10-29 | 1995-05-03 | International Business Machines Corporation | CMOS voltage controlled ring oscillator |
| US6044716A (en) * | 1997-10-16 | 2000-04-04 | Wetmaster Co., Ltd. | Fluid pressure detector and air flow rate measuring apparatus using same |
| EP0889589A3 (en) * | 1997-07-02 | 2001-01-31 | Fujitsu Limited | Voltage controlled oscillation circuit |
| JP2002005703A (ja) * | 2000-06-22 | 2002-01-09 | Ishikawajima Harima Heavy Ind Co Ltd | ミルの一次空気流量計測装置 |
| KR20190065649A (ko) * | 2017-12-04 | 2019-06-12 | 한국전자통신연구원 | 링 전압 제어 발진기를 이용한 광대역 주파수 발진회로 및 주파수 발진방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52123851A (en) * | 1976-04-09 | 1977-10-18 | Rca Corp | Voltage controlled oscillator |
| JPS53135245A (en) * | 1977-04-28 | 1978-11-25 | Nec Corp | Oscillator circuit |
| JPS5555621A (en) * | 1978-10-18 | 1980-04-23 | Matsushita Electric Ind Co Ltd | Oscillator |
-
1983
- 1983-10-11 JP JP18838783A patent/JPS6080316A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52123851A (en) * | 1976-04-09 | 1977-10-18 | Rca Corp | Voltage controlled oscillator |
| JPS53135245A (en) * | 1977-04-28 | 1978-11-25 | Nec Corp | Oscillator circuit |
| JPS5555621A (en) * | 1978-10-18 | 1980-04-23 | Matsushita Electric Ind Co Ltd | Oscillator |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0651505A1 (en) * | 1993-10-29 | 1995-05-03 | International Business Machines Corporation | CMOS voltage controlled ring oscillator |
| EP0889589A3 (en) * | 1997-07-02 | 2001-01-31 | Fujitsu Limited | Voltage controlled oscillation circuit |
| US6504439B1 (en) | 1997-07-02 | 2003-01-07 | Fujitsu Limited | Voltage controlled oscillation circuit having oscillation frequency variable control units inserted between inversion circuit elements |
| US6044716A (en) * | 1997-10-16 | 2000-04-04 | Wetmaster Co., Ltd. | Fluid pressure detector and air flow rate measuring apparatus using same |
| JP2002005703A (ja) * | 2000-06-22 | 2002-01-09 | Ishikawajima Harima Heavy Ind Co Ltd | ミルの一次空気流量計測装置 |
| KR20190065649A (ko) * | 2017-12-04 | 2019-06-12 | 한국전자통신연구원 | 링 전압 제어 발진기를 이용한 광대역 주파수 발진회로 및 주파수 발진방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0427729B2 (ja) | 1992-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4617529A (en) | Ring oscillator with delay element and potential pulling circuit | |
| US6249169B1 (en) | Transistor output circuit | |
| US6975155B2 (en) | Level shifting circuit and method | |
| US5300898A (en) | High speed current/voltage controlled ring oscillator circuit | |
| EP0150480A2 (en) | Power-on reset pulse generator | |
| JPH03139012A (ja) | デイジタル・レベル・シフテイング回路 | |
| JPH11177398A (ja) | 遅延回路 | |
| JPH06310994A (ja) | 電圧制御発振器 | |
| JP3702159B2 (ja) | 半導体集積回路装置 | |
| US5705946A (en) | Low power low voltage level shifter | |
| JP2003309463A (ja) | レベルシフト回路 | |
| US5545941A (en) | Crystal oscillator circuit | |
| JP2002290230A (ja) | Ｃｍｏｓインバータ | |
| JP2003017996A (ja) | レベルシフト回路 | |
| JPS6080316A (ja) | 電圧制御形発振装置 | |
| JP3087683B2 (ja) | 電圧制御発振回路 | |
| JPH0254698B2 (ja) | ||
| JP2788890B2 (ja) | レベルシフト回路 | |
| JPH07202646A (ja) | 電圧制御発振回路 | |
| JPH024010A (ja) | 出力回路 | |
| JPH05268002A (ja) | 電圧制御発振器 | |
| JP2901608B2 (ja) | リング発振回路 | |
| JP2919187B2 (ja) | 基板電位供給回路 | |
| JP2025045947A (ja) | 低電圧信号レベルシフタ回路 | |
| JPH02200006A (ja) | 半導体集積回路の遅延回路 |