JPS6080330A - エコ−キャンセラ−装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、２線双方向データ伝送用エコーキヤンセラ装
置に関する。

ペア線を用いて２線双方向データ伝送を実現するための
公知の技術としてエコーキャンセラがある。エコーキャ
ンセラは適応型ディジタルフィルタを用いて、エコーの
インパルス応答の長さ分の送出データ系列に対応した擬
似エコー（エコーレプリカ）を生成することＫより、ハ
イブリッド・トランスにて送信信号が受信回路へ洩れ込
むととｋより生じるエコーを抑圧するように動作する。

この時、適応型ディジタルフィルタの各係数は、エコー
からエコーレプリカを差引いた誤差信号と送出データと
の相関をとること釦より逐次修正される。今ベースバン
ド・データ伝送を対象とすると、伝送路符号としては一
般にＡＭＩ　αｌｔｅｒｎａｔｅＭａｒｋ　Ｉｎｖ６ｒ
ｓｉＯｎ）符号やバイフェーズ符号等のようＫ、直流バ
ランスの良いものが用いられる。

−例としてＡＭＩ符号ではユニポーラ／バイポー２変換
において、バイナリの値がＩＩＯｌ＋の時には、０レベ
ルな出力し＠１”の時には＋Ｖレベルと一■レベル（但
しＶ＞Ｏ）のパルスのうちいずれか一方を１”の生起順
に交互に出方するように割当てられている。＋ｖレベル
の正パルスと−Ｖレベルの負パルス波形は理想的には対
称となるべきであるが、現実にはわずかに対称性がくず
れている。この時、正負パルス波形の対称性を前提条件
としている従来の適応型ディジタルフィルタを用いたエ
コーキャンセラではこの正負パルスの非対称成分の存在
が残留エコーレベル増大の要因となり所望のエコー抑圧
度を得ることが不可能となる。

例えば局と加入者の間に敷設されている電話用ペア線を
利用してベースバンド・データ伝送を実現する際には、
エコー抑圧度として５０ｄＢ程度が要求される。５０ｄ
Ｂのエコー抑圧度を得るには正負パルスの対称性を９９
．９９７％以上の精度で実現する必要がある。このよう
な高精度の対称性をもつ正負パルスの発生回路を実現す
るには、複雑な回路を必要とし、調整個所も多い。従っ
て、回路規模が増大し、回路調整に多大な工数が必要と
なるから、コストが増加するという欠点をもつ。

本発明の目的は回路規模が小さくかつ回路調整の不要な
エコーキャンセラ装置を提供することに送信回路から受
信回路へ漏れ込むエコーを、７ダプテイブ・フィルタに
より発生される擬似エコーを用いて前記エコーを抑圧す
るエコーキャンセラ装置であって、前記アダブチイア為
フィルタのタップ係数を設定するに際し、前記送信回路
より出力されるパルスの各々の極性忙対応した第１のタ
ップ係数と第２のタップ係数を発生する手段と、前記送
信回路より出力されるパルスの極性に応じて前記第１の
タップ係数、前記第２のタップ係数のいずれか一方を前
記７ダプテイ７・フィルタ係数として出力する手段とを
備え、前記第１、第２のタップ係数を個別に適応化し前
記擬似エコーを発生することを特徴とするエコーキャン
セラ装置が得られる。また本発明によれば、２線／４線
回路の４線側にて送信回路から受信回路へ漏れ込むエコ
ーを、アダプティブ・フィルタにより発生される擬似エ
コーを用いて前記エコーを抑圧するエコーキャンセラ装
置であって、前記７ダプテイプ・フィルタのタップ係数
を設定するに際し、前記送信回路より出力され不正パル
ス、負パルスのいずれか一方に対応する第１９タツプ係
数を発生する手段と、他方の極性のパルスに対応した補
正係数を、発生する手段と、前記極性反転された第１の
タップ係数と前記補正係数を加算して第２のタップ係数
を得る手段と、前記送信回路より出力されるパルスの極
性に応じて前記第１のタップ係数、第２のタップ係数の
いずれか一方を前記ブダプティブ・フィルタのタップ係
数として出力する手段とを備え、前記第１、第２のタッ
プ係数を個別に適応化し前記擬似エコーを発生すること
を特徴とするエコーキャンセラー装置が得られる。

次に図面を参照して本発ＦＪＡＫついて詳細に説明する
。

第１図は第１の発明の一実旅例な示すフロック図である
。今、第１図の回路は２線伝送路１６を介して対向で接
続されているものとする。加入者ケーブルを対象とすれ
ば一方が局側に他方が加入者側に設置されている。ここ
では、説明を簡ＭＬ　ＶＣするために、ベースバンドデ
ータ伝送を仮定し、第１図を加入者側装置として説明す
る。また、第１図に示す菓１の発明の一実施例では伝送
路符号としてＡＭＩ符号を対象としているが彼達のよう
に、本発明は他の伝送路符号に対しても適用可能である
。

第１（財）において、入力端子ＩＫ供給される２値打号
系列１２は、符号変換回路３及び７ダプテイプ・ディジ
タルフィルタ６に入力される。符号変換回路３では、２
値打号をＡＭＩ符号に変換して出力する。即ち、２値打
号＠′０”は零レベルを出力し、２値打号１１”は、正
のパルスと負のパルスを交互に出力するように構成され
ている。この時、２値打号″１”Ｋ対し正のパルスが出
力されたかあるいは負のパルスが出力されたかの情報を
２値で示した杓号ビット１３はアダプティブ・ディジタ
ルフィルタ６に供給される。ここで符号ビット１３の出
力値″′０″及び“１″はそれぞれＡＭＴ符号の正パル
ス及び負パルスに対応しているものとする。また、正及
び負パルスのパルス幅は通常Ｔ／２が選ばれる。ここに
Ｔは２値打号系列１２のデータレートであり、単位は秒
とする。符号変換回路３の出力はノルイアリッドトラン
ス４を介して２線伝送路１６に送出される。一方局側か
ら送出された信号は、２線伝送路１６及びノ・イフリッ
ドトランス４を介して低域′Ａ過フィルタ５に入力され
る。ここで、ハイブリッドトランス４において、回路不
蚕あるいはインピーダンス不整合時の原因により符号変
換回路３の出力信号がエコーとなって・・イズリッドト
ランス４の出力に現われる。即ち低域通過フィルタ５０
入力信号としては、受信信号とエコーが混在した混在信
号となっている。低域通過フィルタ５は所要信号帯域以
外の高域に存在する雑音を除去する役目を果す。アダプ
ティブ−ディジタルフィルタ６、Ｄ／Ａコンバータ７、
減算器８、サンプルホールド回路９、Ａ／Ｄコンバータ
１０及び定数２αを係数とする乗算器１７から成る閉ル
ープ回路は、適応的にエコーレプリカ１５を生成するこ
とにより、低域通過フィルタ５の出力である混在信号に
含まれているエコー成分を抑圧するように動作する。こ
こで７ダプテイプもディジタルフィルタ６は、Ａ／’Ｄ
コンバータ１０の出力に定数２αの重みづけを施した誤
差信号１４０レベルを小さくするように適応動作を行な
う。また、ここでは、ＡＭＩ符号を仮定しており、その
信号帯域はほぼ１／ＴＨｚとみなせるから、７ダプテイ
プ・ディジタルフィルタ６のサンプリング周波数は２／
Ｔ　Ｈｚとすればよい。これに伴い、Ｄ／Ａコンバータ
７、サンプルホールド回路９及びＡ／Ｄコンバータ１０
のサンプリング周波数も２／Ｔ　Ｒｚとなる。サンプル
ホールド回路９の出力ではエコー信号が抑圧されており
、９傷回路１１に供給される。受信回路１１では、線路
損失の補償を行なった後、識別回路に入力され、ＡＭＩ
符号は２値打号に変換させて出第２図は第１図の７ダプ
テイプ・ディジタルフィルタ６の一構成例を示したブロ
ック図である。

同図において、参照数字１００′で示す点線部分と参照
数字１００”で示す点線部分とは全く同一の機能ノルツ
クを持っているものとする。参照数字１４及び１５は第
１図の同−参照数字で示す信号に対応しており、それぞ
れ誤差信号及びエコーレプリカを示す。ここで誤差信号
１４及びエコーレプリカ１５のサンプリング周波数は共
に２／Ｔ）Ｉｚである。従って第１図に示すスイッチに
より誤差信号１４はサンプリング周波数が１　／Ｔ　Ｈ
ｚの２つの誤差信号１４’及び１４″に分解される。

これに対し、サンプリング周波数１　／Ｔ　Ｈｚとなる
２個のエコーレプリカ１５′及び１５″はスイッチによ
りインタリーブされてサンプリング周波数２　／Ｔ　Ｈ
ｚのエコーレプリカ１５となる。第２図の例ではＮ（正
の整数）タップのトランスバーサルフィルタを示してい
る。ここでＮはエコーのインパルス応答長により定まる
整数値である。参照数字１００′と参照数字１００”は
同等の機能を万しているので、参照数字１００’につい
てのみその動作を説明する。フィルタの各タップ係数は
、係数発生回路１５１，１５２．・・・・・・・・・、
１５Ｎ−１，１５Ｎにて生成される。第２図に示す２値
打号系列１２１及び符号ビット　１３１はそれぞれ第１
図の参照番号１２、１３の信号に対応しており、それぞ
れＴ秒の遅延を与える遅延素子１０１及び１１１に供給
される。Ｔ秒の遅延を与える遅延素子１０１，１０２．
・・・・・・・・・、ｌ０Ｎ−１はこの順に直列に接続
されており、入力及び各タップ出力であるｚＮ個の２値
打号系列１２１　（ｉ　−１，２，・・・・・・・・・
、Ｎ）はそれぞれ、係数発生回路１５ｉ及び乗鉦器１４
ｉ　に供給される。

同様に、Ｔ秒の遅延を与える遅延素子１１１，１１２゜
・・・・・・、ｌｌＮ−１もこの値に直列接続されてお
り、入力及び各タップ出力であるＮ個の符号ビット１３
ｉ（ｉ　−１，２，・・・・・・・・・、Ｎ）はそれぞ
れ係数発生回路１５ｔｌｃ供給される。一方策算器１４
１，１４２．・・・・・・・・・。

１４Ｎ−１，１４Ｎの出力はすべて加算器１７０に供給
されゝエコーレプリカ１５′　となり、スイッされてい
る。係数発生回路１５１　（但しｉ　−１，２゜・・・
・・・、Ｎ）では、供給される３ａの信号の値即ち、２
値打号系列１２１、符号ピッ）　１３ｉ及び誤差信号１
４′に基づき、係数が逐次修正される。係数発生回路１
５ｉ　Ｋて得られた各係数１６ｔ（ｉ−１，・・・・・
・、Ｎ）は乗算器１４ｉ　により２値打号系列１２１　
と乗算された後加算器１７０に供給される。参照数字ｔ
ｏｏ”で示すブロックの動作も参照数字１００′で示す
ブロックと全く同様であるが、これらの位相はＴ／２秒
だけずれていることに注意する必要がある。次に係数発
生回路１５ｉ　について詳細に説明する。

第３図は第２図の係数発生回路１５ｉの一構成例を示し
たブロック図である。同図において破線で示したブロッ
クが第２図の係数発生回路１５ｉＫ対応しており、さら
にその入出力信号である誤差信号１４’　、２値打号系
列１２ｉ、符号ビット１３ｉ及び係数１６ｉはそれぞれ
第２図の同一番号の参照数字の信号に対応している。誤
差信号１４′と２値打号系列１２４　は乗算器２００　
Ｋより乗算され、その乗算出力はアンド・ゲート６００
の一方の入力として供給されると同時Ｋ、アンド・ゲ−
）６０１の一方の入力として供給される。一方符号ビッ
）　１３ｉは同時に入力される２値打号系列１２ｉの値
の極性を示しており、符号ビット１３ｉが０”の時は正
、１″の時は負に対応するものと仮定する。なお２値打
号系列１２ｉが１”の時に対してのみ符号ピッ）　１３
ｉは意味を持っており、２値打号系列１２ｉが０″の場
合には符号ピッ）　１３ｉは意味を持たない。符号ビッ
ト　１３ｉは選択回路３００、アンド拳ゲート６００及
びインバータ７００に供給される。ここでＴ秒の遅延を
与える遅延素子４００及び加算器５００から成る閉ルー
プ回路は、負の係数を発生するための回路であり、加算
器５００により遂次修正が行なわれる。その理由は、ア
ンド・ゲート６００では符号ピッ）　１３ｉが１１″の
時のみゲートが開き、乗狗：器２００の出力がアンド・
ゲート６００を介して加算器５００に入力されるからで
ある。符号ビット１３ｉがＯ”の場合には、アンド・ゲ
ー）　６００のゲートが閉じるから、加算器５００への
入力は零となる。これに対しＴ秒の遅延を与える遅延素
子４０１及び加算器５６１から成る閉ループ回路は、正
の係数を発生するための回路であり、加算器５０１によ
り遂次イ（蜘正が行なわれる。その理由は、符号ビット
　１３ｉ　がイン／％、−タフ００を介してアンドゲー
ト６０１の一方の入力として供給されており、符号ビッ
ト１３ｉが０”の時のみ歿−トが開き、乗話器２００の
出力がアンドゲート６０１を介して加算器５０１に入力
されるからである。符号ピッ）　１３ｉが１”の場合に
は、アンド管ゲート６０１のゲートが閉じるから、加算
器５０１の一方の入力は零となる。

遅延素子４００及び４０１の出力はまた、選択回路３０
０に供給されている。選択回路３００では制御信号とし
て入力される符号ビット１３１の値により２個の入力信
号のうちいずれか一方か選択され係１３１６ｉ　として
現われる。即ち、符号ビット　１３１が０”の場合には
正の係数である遅延素子４０１の出力が係ｐ１６ｉ　と
して現われ、−力符号ビッ）　１３ｉが”１″の場合に
は、負の係、数である遅延素−ｆ−４００の出力が係数
１６ｉ　として現われる。以上述べたようにエコーキャ
ンセラーの送出信号として発生されるパルスの極性に対
応して個別に係数を発生しているので、正／負ノくルス
の非対称性の問題は解決できる。

次に、第２の発明について図面を参照して詳細に説明す
る。第１の発明と第２の発明の相異点はアダプティブ・
ディジタルフィルタにおける係数発生の方法にある。従
って、第２の発明の一実施例としては、第１図及び第２
図がそのまま適用できるので、両図九ついては説明を省
略し、第２図のＮ個の係数発生回路１５１，１５２．・
・・・・・・・・、１５Ｎのうち１番目（ｉ　−１，２
，・・・・・・、Ｎ）の係数発生回路１５１について詳
細に述べる。

＃Ｉ４図は、第２の発明の一実施例を示したブロック図
である。同図において、破線で示したフロックが第２図
の係数発生回路１５ｉ　に対応しており、またその入出
力信号である誤差信号１４，２値打号系列１２ｉ、符号
ピッ）　１３ｉ及び係数１６１はそれぞれ第２図の同一
番号の参照数字に対応している。さらに第４図において
参照数字８００の極性反転回路及び参照数字９００の加
算器を除き、第３図の参照数字と同一の番号のものは、
同一の機能を示している。第２の発明は、正パルス又は
負パルスのいずれか一方に対応する係数発生回路のみ用
意し、他方の係数は、この係数に補正を加えて得るよう
に構成することに特徴がある。

第４図において、誤差信号１４′と２値打号系列１２ｉ
は乗算ｉ４２００により乗算され、その乗算出力はアン
ド・ゲート６００及び６０１の各々の一方の入力として
供給される。一方、符号ビット１３１は、同時に入力さ
れる２値打号系列１２ｉの値の極性を示している。符号
ピッ）　１３ｉは選択回路３００及びアンド台ゲート６
００に供給されると同ＩＰｆＫインバータ７００を介し
てアンド・ゲート６０１に供給される。ここで、Ｔ秒の
遅延を与える遅延素子４０１及び加算器５０１から成る
閉ループ回路は、正の係数を発生するための回路であり
、加算器５０１により遂次修正が行なわれる。アンド骨
ゲート６０１では符号ピッｌ−１３ｉが°’ｏ”の時の
みゲートが開き、乗算器２００の出力がアンド骨ゲート
６０１を介して加算器５０１に入力される。一方符号ビ
ッ）　１３ｉが１１′ｍの場合には、アンド・ゲート６
０１のゲートが閉じるから、加算器５０１への入力は零
となる。このよ５Ｋして正の係数が遅延素子４０１の出
力に得られる。

遅延素子４０１の出力は選択回路３００　Ｋ供給される
と同時に、極性反転回路８００にも入力される。極性反
転回路８００では、入力の値の符号を反転させて出力し
、加算器９００へ入力する。

一方、Ｔ秒の遅延を与える遅延素子４００及び加算器５
００から成る閉ループ回路は、正の係数の符号を反転す
ることにより得られた第１次近似の負の係数に対諮する
補正値をめるための回路である。ここで、正のパルスと
負のパルスはほぼ対称性が保たれていることを仮定して
いる。この仮定は、実際的なパルス発生回路において満
足されることが期待できる。アンド骨ゲート６００では
符号ピッ）　１３ｉが１１”の時即ち、負の時のみゲー
トが開き、乗算器２００の出力が、アンド・ゲート６０
０を介して加算器５００に入力される。

一方、符号ピッ）　１３ｉ　がＯ′′の場合即ち正の場
合には、アンド・ゲート６００が閉じるから加算器５０
０への入力は零となる。このようにして負の係数に対す
る補正値が遅延素子４００の出力に得られる。そこで加
算器９００にて、極性反転回路８００の出力である第１
近似の負の係数と、遅延素子４００の出力である補正値
とを加算するととＫより最終的な負の係数が得られる。

加賀器９００の出力であＺ負の係数は、選択回路３００
に供給される。選択回路３００では制御信号として入力
される符号ビット１３ｉ　に対応して入力される２つの
信号即ち遅延素子４０１から供給される正の係数又は加
算器９００から供給される負の係に補正を加えて負の係
数を得る場合の例を示したが、逆の場合ももちろん可能
である。以上述べたように、エコーキャンセラーの送出
信号として発生されるパルスの極性に対応して、個別に
係数を発生しているので、正／負パルスの非対称性の問
題は解決できる。

なお、第１及び第２の発明の実施例では、伝送路符号と
してＡ　Ｐ、（Ｉ符号を仮定して説明したろく、バイ・
フェーズ符号の様な２値打号に対し℃も、本発明は有効
である。この場合、例えば次のように実施例な変形すれ
ば実現でとる。第１図において、アダブチイア−ディジ
タルフィルタ忙入力される信号のうち２値打号系列１２
を省略する。これに伴い、第２図において、信号１２１
が不要となるから、遅延素子１０１，１０２．・・・・
・・・・・、ｌ０Ｎ−１を省略する。従って、係数発生
回路１５ｉ　Ｋ入力される信号１２ｉ　も省略する。ま
た、乗算器１４１゜１４２、・・・・・・・・、１４Ｎ
を省略する代わりに係数発生回路１５ｉ　の出力である
係数１６ｉを直接加算器１７０に供給する。さらに第３
図及び第４図において、２値打号系列１２ｉ　が省略さ
れるのに対応して、乗算器２００を省略する代わりに、
誤差信号１４を直接アンド−ゲート６００及び６０１に
入力する。最後に、アダブチイア・ディジタルフィルタ
６のサンプリング速度を採用された伝送路符号の信号帯
域に応じて変化させるのに対応して第２図参照数字１０
０′で示すブロックを何組か用意すればよい。（第２図
の例では２組）。以上の変形操作を施すことにより、第
１及び第２の発明をパイ・フェーズ符号のような２値打
号に対しても適用できる。

第１図に示す第１及び笹２の発明の一実施例において、
受信回路１１の機能の一部である線路特性補償機能を、
低域通過フィルタ５と加算器８の間に挿入することも可
能である。またＡ／Ｄコンバータ１０のビット数を１ビ
ツトにすることももちろん可能である。さらに、サンプ
ルホールド回路９を受信回路１１の直前に配置すること
も可能である。また、サンプルホールド回路９を省略す
る代わりに、Ｄ／Ａコンバータ７と減算器８０間に低域
通過フィルタを挿入することもできる。さらＫまた、ア
ダプティブ争デイジタルフイルり６を７ダブテイズフイ
ルタに置換えることもできる。

この場合、Ｄ／Ａコンバータ７、サンプルホールド以上
詳細に述べたように、第１及び第２の発明によれば、送
出信号として発生される正パルス及び負パルスを区別す
るための符号ビットの値に基づいて発生パルスの極性に
対応した係数を個別に発生することが可能となるから、
正負パルスの非対称性によるエコー抑圧度の劣化は発生
しないことになる。従って正負パルスの発生に複雑な回
路を必要としないから回路規模が小さくかつ回路調整の
不安なエコーキャンセラ装置を提供することができる。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す７ｐルックである。 同し：において、参照数字１及び２はそれぞれ入力端子
及び出力端子、参照数字３は符号変換回路、参照数字４
はノ・イブリッド・トランス、参照数字５は低域通過フ
ィルタ、参照数字６は７ダプテイブ拳テイジタルフイル
タ、参照数字７はＤ／Ａコンバータ、参照数字８は減算
器、参照数字９はサンプルホールド回路、を照数字１０
は、Ａ／Ｄコンバータ、参照数字１１は受信回路、＃照
数字１２は２値打号系列、参照数字１３は符号ビット、
参照数字１４は誤差信号、参照数字１５けエコーレプリ
カ、参照数字１６は２線伝送路、参照数字１７は乗算器
をそれぞれ示す。また第２図及び１１ｊ（但しｊ　−　
１．　２，・・・・・・・・・、Ｎ−ｘ）、は遅延素子
、参照数字１２１　（但しｉ　＝　１．　２，・・・・
・・・・、Ｎ）は２値打号系列、参照数字１３１は符号
ピッ）、参照数字１４ｉは乗算器、参照数字１５ｉは係
数発生回路、参照数字１６ｉは係数、を照数字１７０は
加算器をそれぞれ示す。さらに第３図及び第４図はそれ
ぞれ第１及び第２の発明の一実施例を示したブロック図
であり、共に第２図の係数発生回路１５ｉの詳細を示し
たものである。第３図及び第４図において、１照数字２
００は乗算器、参照数字３００は選択回路、参照数字４
００及び４０１は遅延素子，参照数字５００及び５０１
は加算器、参照数字６００及び６０１はアンド・ゲート
、照数字７００はインバータ、参照数字８ｏｏは性反転
回路、参照数字９００は加算器をそれぞ示す。 戊迎人ゴど−士内原 ７３図 第４図

Claims (2)

【特許請求の範囲】
1. （１）２線／４紳変摸回路の４線側にて送信回路から受
   信回路へ渥れ込むエコーを、アダプティブ・フィルタに
   より発生される擬似エコーを用いてｌご；） 前記エコーを抑圧するエコーキャンセラ装置であって、
   前記アダプティブ会フィルタのタップ係数を設定するに
   際し、前記送信回路より出力されるパルスの各々の極性
   に対応した第１のタップ係数と第２のタップ係数を発生
   する手段と、前記送信回路より出力されるパルスの極性
   ＋１応じて前記第１のタップ係数、前記第２のタップ係
   数のいずれか一方を前記７ダプテイズ・フィルタのタッ
   プ係数として出力する手段とを備え、前記第１、第２の
   タップ係数を個別に適応化し前記擬似エコーをζノ 発生することを特徴とするエコーキャンセラ装置。
2. （２）２線７４線回路の４ｉＮにて送信回路から受信回
   路へ漏れ込むエコーを、アダプティブ・フィルタにより
   発生される擬似エコーを用いて前記ごシ エコーを抑圧するエコーキャンセラ装置であって、前記
   アダプティブ・フィルタのタップ係数を設定するに際し
   、前記送信回路より出力される正パルス、弁パルスのい
   ずれか一方に対応する第１のタップ係数を発生する手段
   と゛、他方の極性のパルスに対応した補正係数を７９．
   牛する手段と、前記極性反転されたブ１のタップ係数と
   前記補正係数を加算して第２のタップ係数を得る手段と
   、前記送信回路より出力されるパルスの極性に応じて前
   記第１のタップ係数、鴨２のタップ係数のいずれか一方
   を前記アクブチイブ拳フィルタのタップ係数として出力
   する手段とを備え、前言ｅ第１、第２のタップ係数を個
   別に適応化１．前記擬似エフ−を発生することを特徴と
   するエコーキャンセラー装置。