JPS6083378A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6083378A JPS6083378A JP58191863A JP19186383A JPS6083378A JP S6083378 A JPS6083378 A JP S6083378A JP 58191863 A JP58191863 A JP 58191863A JP 19186383 A JP19186383 A JP 19186383A JP S6083378 A JPS6083378 A JP S6083378A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pattern
- resist
- metal
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
Landscapes
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、メタル・セミコンダクター電界効速トランジ
スタ（ＭＢＳ−ＦＥＴと８う）に関し、くわ［２くは、
ゲート電極の電気的抵抗を低減し、ｈ化５−ＦＥＴの動
作物性を向上させるＭＢＳ−１；’ＥＴの製造方法に関
するものである。
スタ（ＭＢＳ−ＦＥＴと８う）に関し、くわ［２くは、
ゲート電極の電気的抵抗を低減し、ｈ化５−ＦＥＴの動
作物性を向上させるＭＢＳ−１；’ＥＴの製造方法に関
するものである。
近年、シリコン（Ｓｉと略す）の電気移動度の３〜５＠
の値をもつ砒化ガリウム（（ｉａＡｓと略す）を用いて
高周波ＭＥＳ −Ｆ’ＢＴ （Ｄ開発が進められている
。
の値をもつ砒化ガリウム（（ｉａＡｓと略す）を用いて
高周波ＭＥＳ −Ｆ’ＢＴ （Ｄ開発が進められている
。
この高周波Ｍｇｓ−ｐｇＴの特性をより向上させるだめ
に、ゲート長（ソースとドレイン間に電流が流れる方向
のゲートの長さ）は０．５μｍ又社それ以下の寸法でパ
ターン形成されるようになつだ。このため、ゲート金属
として、アルミニウムのような低電気抵抗のものを使用
しＣも、ゲートの断面形状が小さくなシ、その電気抵抗
を無視することができなくなってきた。ｑ、′ｆに、高
出力・高周波ＭＥＳ・ＦＥＴ −ｅは、大きな電力がゲ
ートに供給されるために特性を劣化させることなく、ず
ンよりち、ゲート長を増大させることなく、ゲート断面
積を増大させる必要が生じてきたがこの実現は困難であ
った。
に、ゲート長（ソースとドレイン間に電流が流れる方向
のゲートの長さ）は０．５μｍ又社それ以下の寸法でパ
ターン形成されるようになつだ。このため、ゲート金属
として、アルミニウムのような低電気抵抗のものを使用
しＣも、ゲートの断面形状が小さくなシ、その電気抵抗
を無視することができなくなってきた。ｑ、′ｆに、高
出力・高周波ＭＥＳ・ＦＥＴ −ｅは、大きな電力がゲ
ートに供給されるために特性を劣化させることなく、ず
ンよりち、ゲート長を増大させることなく、ゲート断面
積を増大させる必要が生じてきたがこの実現は困難であ
った。
本発明の目的は、前記ゲート長を増大させることなく、
ゲート断面積を増大させることを可能とする半導体装置
の製造方法を提供することにある。
ゲート断面積を増大させることを可能とする半導体装置
の製造方法を提供することにある。
本発明によれば基板上の導電型の半導体からなる能動層
上に厚い樹脂層を設け、次いでＳｉｎ、又はＳｉ、Ｎ、
等の無機材の薄い層を設け、次いで感光性又は感電子性
等のレジスト層を設けた準惟材、該準備の該レジスト層
を細い溝をもったパターンを露光現像で形成し、そのレ
ジストパターン’／ｆｆスクに下層の薄い無機材層をエ
ツチングし、ｒノジストパターンと同一パターンをもっ
た無機材Ｉｆｉパターンを形成し、次いで、酸素ガスを
用いたドライエッチによシ、該レジスト層を除去すると
ともに、該厚い樹脂層を該無機材層パターンの開口寸法
よシも大きい開口寸法をもち、かつ該能動層表面を露出
するまで該ドライエ、チでもって該厚い樹脂層をエツチ
ングする手段によりバソーン形成し、次いで金属を該基
板面に対し、方向性をもって全面に蒸着して金属層を形
ルし、該舒根羽層表面とに蒸着された金属層と、該無機
材層の開口部をとおシ該能動層表面へ蒸着した該金属層
が接続する厚さ、すなわち、該龍機拐層の１ｖきと、瞑
Ｊソい樹脂層の厚さを加えた＃Δ以上に該金属層を形成
し、次いで、該金属層上に航２のレジストＲＡ勿塗布し
５次いで、該無機材層の開ｒコ部よりも大きい寸法で覆
う該第２のレジストパターン＠露光現像で形成し、その
寸法は、その第２のレジストパターンをマスクに該金属
層をエツチングした時に、該無機側層開口部が露出しな
い寸法とし、次いで上述のように該金属層を第２のレジ
ストパターンをマスクにエツチングし、アルファベット
の文字のＴの形状に近い断面形状をもつ金属層パターン
を形成し、次いで該無機層と該厚い樹脂ｒｖＩを除去す
ることによシ、該能動層上にＴ文字に近い断面形状をも
つ金属層パターンを形成することを特徴とする半導体装
置の製造方法が得られる。
上に厚い樹脂層を設け、次いでＳｉｎ、又はＳｉ、Ｎ、
等の無機材の薄い層を設け、次いで感光性又は感電子性
等のレジスト層を設けた準惟材、該準備の該レジスト層
を細い溝をもったパターンを露光現像で形成し、そのレ
ジストパターン’／ｆｆスクに下層の薄い無機材層をエ
ツチングし、ｒノジストパターンと同一パターンをもっ
た無機材Ｉｆｉパターンを形成し、次いで、酸素ガスを
用いたドライエッチによシ、該レジスト層を除去すると
ともに、該厚い樹脂層を該無機材層パターンの開口寸法
よシも大きい開口寸法をもち、かつ該能動層表面を露出
するまで該ドライエ、チでもって該厚い樹脂層をエツチ
ングする手段によりバソーン形成し、次いで金属を該基
板面に対し、方向性をもって全面に蒸着して金属層を形
ルし、該舒根羽層表面とに蒸着された金属層と、該無機
材層の開口部をとおシ該能動層表面へ蒸着した該金属層
が接続する厚さ、すなわち、該龍機拐層の１ｖきと、瞑
Ｊソい樹脂層の厚さを加えた＃Δ以上に該金属層を形成
し、次いで、該金属層上に航２のレジストＲＡ勿塗布し
５次いで、該無機材層の開ｒコ部よりも大きい寸法で覆
う該第２のレジストパターン＠露光現像で形成し、その
寸法は、その第２のレジストパターンをマスクに該金属
層をエツチングした時に、該無機側層開口部が露出しな
い寸法とし、次いで上述のように該金属層を第２のレジ
ストパターンをマスクにエツチングし、アルファベット
の文字のＴの形状に近い断面形状をもつ金属層パターン
を形成し、次いで該無機層と該厚い樹脂ｒｖＩを除去す
ることによシ、該能動層上にＴ文字に近い断面形状をも
つ金属層パターンを形成することを特徴とする半導体装
置の製造方法が得られる。
以１本発明の実施例を述べるにあたり、読切を簡単化す
るために、ゲート電極をアルミニウム（ＡＪ）、導電型
の半導体をｎタイプの平坦な０ａＡｓとして説明する。
るために、ゲート電極をアルミニウム（ＡＪ）、導電型
の半導体をｎタイプの平坦な０ａＡｓとして説明する。
本発明の製造方法について第１図〜第８図を用いて説明
する。第１図は、ｎタイプａａＡｓ能動層ｌの上に厚さ
１０μｍの厚い樹脂層（４Ａえばシフ″し一社製ホトレ
ジストＡＺ−１３５０Ｊ）２を塗布し、次に１００ＯＡ
程度の薄いＳｉす２層（例えば東京応化社製のＯＣＤ
を利用、ケイ素化合物をアルコール等の有機溶材に溶解
したもの）３を設け、さらにパターニングのためのレジ
ストＮ（例えはシブレー社製ｙｔｃ ） ｖシストＡＺ
−１３５０） ４ ｆ ３０００Ａの膜厚に設けた準備
基板側の断面図を示しだものである。第２図は、ＵＶ光
を用いて、レジスト１話４を風光、現像処理して、０５
μｍ幅の細長いパターンを形反し、そのレジストバクー
ンを・マスクにして、４弗化炭素（ＣＦ、）ガス又は、
ＣＩ’、と水素（Ｈ，）ガスの混合ガスを用いた反応性
スバ、タエたところのＭｌｆ１図を示したものである。
する。第１図は、ｎタイプａａＡｓ能動層ｌの上に厚さ
１０μｍの厚い樹脂層（４Ａえばシフ″し一社製ホトレ
ジストＡＺ−１３５０Ｊ）２を塗布し、次に１００ＯＡ
程度の薄いＳｉす２層（例えば東京応化社製のＯＣＤ
を利用、ケイ素化合物をアルコール等の有機溶材に溶解
したもの）３を設け、さらにパターニングのためのレジ
ストＮ（例えはシブレー社製ｙｔｃ ） ｖシストＡＺ
−１３５０） ４ ｆ ３０００Ａの膜厚に設けた準備
基板側の断面図を示しだものである。第２図は、ＵＶ光
を用いて、レジスト１話４を風光、現像処理して、０５
μｍ幅の細長いパターンを形反し、そのレジストバクー
ンを・マスクにして、４弗化炭素（ＣＦ、）ガス又は、
ＣＩ’、と水素（Ｈ，）ガスの混合ガスを用いた反応性
スバ、タエたところのＭｌｆ１図を示したものである。
、第３図は、Ｓｉｎ、／豪３のパターンをマスクに厚い
樹脂層２をエツチングしたところを示した…ｒ面図であ
る。
樹脂層２をエツチングしたところを示した…ｒ面図であ
る。
厚い樹脂層のエツチングには、酸素ガスを用いたプラズ
マエツチング又は反応性エツチングの手段を用いる。こ
のエツチングでは、ＳＩＯ＋＋４３と能動層１は、はと
んどエツチングされず、樹脂系のレジスト層４と厚い樹
脂層がエツチングされるウレジスＨ醋は厚い樹脂層よシ
も薄いので、この工、チング処理で同時に除去できる。
マエツチング又は反応性エツチングの手段を用いる。こ
のエツチングでは、ＳＩＯ＋＋４３と能動層１は、はと
んどエツチングされず、樹脂系のレジスト層４と厚い樹
脂層がエツチングされるウレジスＨ醋は厚い樹脂層よシ
も薄いので、この工、チング処理で同時に除去できる。
このエツチングで重要なことけ第３図にボしたように、
８１Ｕ。
８１Ｕ。
層３の開口寸法よシも、厚い樹脂層のパターン寸法を大
きめに取ることである。第４図は、上面から方向性をも
ってアルミニウム（Ａ７）を厚さ１．２μｍ蒸着したと
ころの断面図を示したものである。蒸着したアルミニウ
ム５は５ｉＯｔＪ曽３の開Ｌ】１ｉＩを通過して能動層
ｌの表面にまで接し、８１０２層３の上部全面を覆って
いる。方向性をもったＡＩ！蒸着であるために、アルミ
ニウム５の能動Ｒｒ７と接している寸法は、ＳｉＣ，ｌ
曇３のｇＪＬ１寸法とほぼ同じ寸法になっている。第５
図は、アルミニウム層５の上に第２のレジスト層（例え
ばＡＺ−１３５０）６を塗布し、パターン形成したとこ
ろの断面図である。レジスト層６のパターン寸法は第２
−６を除去したところの断面図である。このエツチング
には、リン酸を用いたウェットエッチンク又は４塩化炭
素（ＣＣ４）を用いたドライエ、チングを利用する。い
づれの方法にせよ、アルミニウム層５のエツチングでル
喪なことは、ｔＪｌ、６図に示したよつＪ Ｓｉｎ、層
３の開［」部が露出しないようにすることである。露出
するまでエツチングが進行すると、Ｓｉｎ、層３の開口
部から能動層１へ上下に細長い約０．５μｍのアルミニ
ウムパターンがン エツチングされてしまので、再現性の良いゲート長寸法
を得る目的には向かない。第７図は、Ｓｉｎ。
きめに取ることである。第４図は、上面から方向性をも
ってアルミニウム（Ａ７）を厚さ１．２μｍ蒸着したと
ころの断面図を示したものである。蒸着したアルミニウ
ム５は５ｉＯｔＪ曽３の開Ｌ】１ｉＩを通過して能動層
ｌの表面にまで接し、８１０２層３の上部全面を覆って
いる。方向性をもったＡＩ！蒸着であるために、アルミ
ニウム５の能動Ｒｒ７と接している寸法は、ＳｉＣ，ｌ
曇３のｇＪＬ１寸法とほぼ同じ寸法になっている。第５
図は、アルミニウム層５の上に第２のレジスト層（例え
ばＡＺ−１３５０）６を塗布し、パターン形成したとこ
ろの断面図である。レジスト層６のパターン寸法は第２
−６を除去したところの断面図である。このエツチング
には、リン酸を用いたウェットエッチンク又は４塩化炭
素（ＣＣ４）を用いたドライエ、チングを利用する。い
づれの方法にせよ、アルミニウム層５のエツチングでル
喪なことは、ｔＪｌ、６図に示したよつＪ Ｓｉｎ、層
３の開［」部が露出しないようにすることである。露出
するまでエツチングが進行すると、Ｓｉｎ、層３の開口
部から能動層１へ上下に細長い約０．５μｍのアルミニ
ウムパターンがン エツチングされてしまので、再現性の良いゲート長寸法
を得る目的には向かない。第７図は、Ｓｉｎ。
層３を）、酸系の溶液でエツチング除去したところの断
面図である。第８図は厚い樹脂Ｎ２を酸素プラズマでも
ってエツチング除去Ｅ７、本発明の目的である１字形の
断面をもつ、フルミニ９ムパターン５を能動層ｌの上に
形成したところの断面図である。このアルミニウムパタ
ーンをゲートとして用い、その両（１１ｊにソースとド
レイン電極を形成して、ＭＥＳ−ＦＩＴ構造とすること
ができる。第８図に示したアルミニウムパターン５は、
ＮＥＳ・ｐ’ｂ’ｒのゲート長となるアルミニウムパタ
ーン５と能動層１が接する寸法は従来必要とされる０、
５μｍ又は、それ以下の寸法にしたままで、能動層ｌと
離れた上部の寸法を太き（し、全体の断面積を太きする
ことが可能になった構造である。ＭＥＳ −ＦＩＴのゲ
ート長を小さくしたままで、ゲートの電気抵抗な下げる
ことを本発明は可能にした。
面図である。第８図は厚い樹脂Ｎ２を酸素プラズマでも
ってエツチング除去Ｅ７、本発明の目的である１字形の
断面をもつ、フルミニ９ムパターン５を能動層ｌの上に
形成したところの断面図である。このアルミニウムパタ
ーンをゲートとして用い、その両（１１ｊにソースとド
レイン電極を形成して、ＭＥＳ−ＦＩＴ構造とすること
ができる。第８図に示したアルミニウムパターン５は、
ＮＥＳ・ｐ’ｂ’ｒのゲート長となるアルミニウムパタ
ーン５と能動層１が接する寸法は従来必要とされる０、
５μｍ又は、それ以下の寸法にしたままで、能動層ｌと
離れた上部の寸法を太き（し、全体の断面積を太きする
ことが可能になった構造である。ＭＥＳ −ＦＩＴのゲ
ート長を小さくしたままで、ゲートの電気抵抗な下げる
ことを本発明は可能にした。
本発明の詳細な説明の中で、特定の物質、１ｖさを述べ
た。例えば、厚さ１．０μｍの１１い樹脂層としてＡＺ
−ｉ３５０５、レジスト層として厚さ３０００ＡのＡＺ
−１３５０を用いた。これは説明の便宜のためであシ、
レジスト層が感電子ビームレジストや感Ｘ線レジストで
あってもかまわない。まだ能動層の形状を平坦な形状と
して限定して説明したが、溝形をしたリセス構造のもの
であっても、また、アルミニウムを科目方向から蒸着す
る場合でも、本発明は有効である。要は厚い樹脂ノーと
、薄い無機材質層を用いて、はぼ１字形の構造をもった
ゲートパターンを集成することが本発明の特徴である。
た。例えば、厚さ１．０μｍの１１い樹脂層としてＡＺ
−ｉ３５０５、レジスト層として厚さ３０００ＡのＡＺ
−１３５０を用いた。これは説明の便宜のためであシ、
レジスト層が感電子ビームレジストや感Ｘ線レジストで
あってもかまわない。まだ能動層の形状を平坦な形状と
して限定して説明したが、溝形をしたリセス構造のもの
であっても、また、アルミニウムを科目方向から蒸着す
る場合でも、本発明は有効である。要は厚い樹脂ノーと
、薄い無機材質層を用いて、はぼ１字形の構造をもった
ゲートパターンを集成することが本発明の特徴である。
また一実施例において金属層はフルミニクム３ｒ
第１図〜第８ｒスは本発明の！Ｉ２！造方法合方法する
だめの図で主要工程における半導体装Ｉｆｆの概念断面
図である。 １・・・ＧａＡｓ能動層、２・・・厚い樹脂層、３・・
・薄いＳｉ Ｏ２層、４．６・・・レジスト層、５・・
アルミニウム層（ゲート電極）。 牙１図 ；＋ ２ 図 牙 ３ 図 ７＋回 ／！７Ｓ図 才 ６ 図 オ ｒｌ 図 オ δ 図
だめの図で主要工程における半導体装Ｉｆｆの概念断面
図である。 １・・・ＧａＡｓ能動層、２・・・厚い樹脂層、３・・
・薄いＳｉ Ｏ２層、４．６・・・レジスト層、５・・
アルミニウム層（ゲート電極）。 牙１図 ；＋ ２ 図 牙 ３ 図 ７＋回 ／！７Ｓ図 才 ６ 図 オ ｒｌ 図 オ δ 図
Claims (1)
- 【特許請求の範囲】 １、 基板上の導電型の半導体からなる能動層上に厚い
樹脂層を設け、次いで８ｉ０．又けＳｉ、Ｎ４等の無機
材の薄い層を設け、次いてｌ（３光性又は感、を子性等
のレジスト層を設けた準倫胴、該準備の該レジスト層を
細い溝をもったパターンを露光現像で形成し、そのレジ
ストパターンをマスクに下層の薄い無機材ノーをエツチ
ングし、レジストパターンと同一パターンをもったｍ（
良材層パターンを形成し、次いで、酸素ガスを用いたド
ライエ、チにより、該レジスト層を除去するとともに、
該厚い樹脂層を該無機材層パターンの開口寸法よりも大
きい開り寸法をもち、かつ該能動層表面を露出するまで
該ドライエ、チでもって該厚い樹脂層をエツチングする
手段によりパターン形成し、次いで全滅を該基板面に対
し、方向性をもって全面に蒸着して金属層を形成し、該
無機材層表面とに蒸着された金属Ｊ２と、該無機材層の
開口部をとおシ該能動層表面へ蒸着した該金属層が接続
する厚さ、すなわち、該無機材層の厚さと、該厚いｍ脂
層の厚さを加えた厚さ以上に該金属油を形成し、次いで
、該金属層−ヒに第２のレジスト層をケ布し、次いで、
該無機材層の開口部よりも大きい寸法で覆う該ｙＸ２の
レジストパターンヲ鯰光現像で形成し。 そめ寸法は、その第２のレジストパターンをマスク□に
該金属層をエツチングした時に、該能様材層開口部が甑
出しない寸法とし、次いで上述のように該金属層を第２
のレジストパターンをマスクにエツチングし、フル７ア
ベツトの文字の実の形状に近い断面形状をもつ金属層パ
ターンを形成し、次いて該無機層と該厚い樹１１１’を
層を除去することにより、該能動層ヒにＴ文字ＶＣ，近
い断面形状をもつ金属層パターンを形成することを特徴
とする半導体装置め製造方法。 ２、金属層がアルミニウムで構成される特許請求の範囲
第１項記載の半導体装置の製造方法。 ３． 金属層が、チタンとアルミニウムの２層構造であ
る特許請求の範囲第１項記戦の半導体装置の製造方法。 ４ 金属層が、チタンと白金の２層構造、又は、チタン
、白金、金の３層構造である特許請求の範囲第１項記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58191863A JPS6083378A (ja) | 1983-10-14 | 1983-10-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58191863A JPS6083378A (ja) | 1983-10-14 | 1983-10-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6083378A true JPS6083378A (ja) | 1985-05-11 |
Family
ID=16281744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58191863A Pending JPS6083378A (ja) | 1983-10-14 | 1983-10-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6083378A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7319076B2 (en) * | 2003-09-26 | 2008-01-15 | Intel Corporation | Low resistance T-shaped ridge structure |
-
1983
- 1983-10-14 JP JP58191863A patent/JPS6083378A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7319076B2 (en) * | 2003-09-26 | 2008-01-15 | Intel Corporation | Low resistance T-shaped ridge structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4529686A (en) | Method for the manufacture of extremely fine structures | |
| JPH07107905B2 (ja) | 半導体素子の製造方法 | |
| KR960042876A (ko) | 원추형 이미터 전극이 있는 전계 방출형 냉음극 장치 및 그의 제조방법 | |
| JPS6351550B2 (ja) | ||
| JPS6083378A (ja) | 半導体装置の製造方法 | |
| JPH09181337A (ja) | 半導体素子におけるサブミクロン構造の製造方法 | |
| JP3144089B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH022175A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2714026B2 (ja) | 半導体装置用電極の形成方法 | |
| JP2776053B2 (ja) | 半導体装置の製造方法 | |
| JP2503667B2 (ja) | 半導体装置の製造方法 | |
| JP2904094B2 (ja) | 半導体装置の製造方法 | |
| JPS625667A (ja) | 半導体装置の製造方法 | |
| JPS62299033A (ja) | 半導体装置の製造方法 | |
| JPS6354776A (ja) | 半導体装置の製造方法 | |
| JPH0440858B2 (ja) | ||
| JPH0327536A (ja) | 電界効果トランジスタの製造方法 | |
| JPH01100974A (ja) | 半導体装置の電極形成方法 | |
| JPS61280673A (ja) | 化合物半導体装置の製造方法 | |
| JPH0684951A (ja) | 半導体装置の製造方法 | |
| JPS63131523A (ja) | 電極パタ−ン形成法 | |
| JPH02244642A (ja) | 半導体装置の製造方法 | |
| JPH01183857A (ja) | 半導体装置の電極形成方法 | |
| JPS61290777A (ja) | シヨツトキ−ゲ−ト電極を製造する方法 | |
| JPH0282535A (ja) | トランジスタのゲート用電極の製造方法 |