JPH022175A - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法Info
- Publication number
- JPH022175A JPH022175A JP63146438A JP14643888A JPH022175A JP H022175 A JPH022175 A JP H022175A JP 63146438 A JP63146438 A JP 63146438A JP 14643888 A JP14643888 A JP 14643888A JP H022175 A JPH022175 A JP H022175A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- gate electrode
- forming
- gate
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、薄膜トランジスタ及びその製造方法に関する
ものであり、特に信頼性のすぐれた薄膜トランジスタを
提供しようとするものである。
ものであり、特に信頼性のすぐれた薄膜トランジスタを
提供しようとするものである。
従来の技術
従来、薄膜トランジスタのグー１〜絶縁膜として、プラ
ズマｃｖｎ 、スハノクー蒸着＋電子ビーム蒸着、イオ
ンビーム蒸蔚等の手法を用いて、Ｓｉ、Ｎ。
ズマｃｖｎ 、スハノクー蒸着＋電子ビーム蒸着、イオ
ンビーム蒸蔚等の手法を用いて、Ｓｉ、Ｎ。
５ｉｎ２．Ａｅ２０３．Ｔａ、０５及びそれらの複合材
料を薄膜化して用いられてきたが、近年、ＥＣＲプラズ
マＣＶＤ法によるＳｉ３Ｎ４やＳ工０２ 及びそれらの
複合材料の薄膜が注目されてきた。ＥＣＲプラズマＣｖ
Ｄ法によって得られる絶縁膜は、膜品質に優れ、低温プ
ロセスであるので、薄膜トランジスタのゲート絶縁膜と
して非常に有用である。
料を薄膜化して用いられてきたが、近年、ＥＣＲプラズ
マＣＶＤ法によるＳｉ３Ｎ４やＳ工０２ 及びそれらの
複合材料の薄膜が注目されてきた。ＥＣＲプラズマＣｖ
Ｄ法によって得られる絶縁膜は、膜品質に優れ、低温プ
ロセスであるので、薄膜トランジスタのゲート絶縁膜と
して非常に有用である。
発明が解決しようとする課題
第３図に従来の薄膜トランジスタの肋面図を示している
。持に、グー１−電極２の端面ば、通常のフォトエツチ
ングプロセスによって直角あるいはむしろ逆テーパ状の
形状に、ｔ−でいる。しだが−で、薄膜トランジスタの
性能や信頼において、ゲート電極２と基板１との段差被
覆性（ステップカバレッジ）が良いことが必要である。
。持に、グー１−電極２の端面ば、通常のフォトエツチ
ングプロセスによって直角あるいはむしろ逆テーパ状の
形状に、ｔ−でいる。しだが−で、薄膜トランジスタの
性能や信頼において、ゲート電極２と基板１との段差被
覆性（ステップカバレッジ）が良いことが必要である。
ステップカバレッジは、ゲート電極の膜厚とゲート絶縁
膜の膜厚との相対関係にもよるが、絶縁膜形成プロセス
によるところもかなりある。ＥＣＲプラズマＣＶＤ法等
の堆積原子あるいは分子が、基板に対し指向性が強い方
法で堆積される薄膜は、一般にステップカバレッジが悪
い。さらに、ＥＣＲプラズマＣｖＤ法やイオンビーム法
は、膜堆積時におけるイオン衝撃の効果によって高品質
の膜が得られているので、第４図人に示した平担なとこ
ろとＡ′に示したような段差の近傍では、イオン衝撃の
効果が大きく異なるため、Ａ′に示した様な場所に堆積
した膜は、人に示しだ様な平担な場所に堆積した膜に比
べ膜質が悪く、膜厚も薄い。したがって、本発明の課題
は、ＥＣＲプラズマＣＶＤ法やイオンビーム法によ１て
堆積する薄膜トランジスタのゲート絶縁膜の膜質が基板
上のゲート電極の段差部近傍においても基板上の平担部
と深色なくかつ膜厚も段差にかかわらず均一であるよう
な薄膜トランジスタの構造及び製造方法をいかに得るか
ということである。
膜の膜厚との相対関係にもよるが、絶縁膜形成プロセス
によるところもかなりある。ＥＣＲプラズマＣＶＤ法等
の堆積原子あるいは分子が、基板に対し指向性が強い方
法で堆積される薄膜は、一般にステップカバレッジが悪
い。さらに、ＥＣＲプラズマＣｖＤ法やイオンビーム法
は、膜堆積時におけるイオン衝撃の効果によって高品質
の膜が得られているので、第４図人に示した平担なとこ
ろとＡ′に示したような段差の近傍では、イオン衝撃の
効果が大きく異なるため、Ａ′に示した様な場所に堆積
した膜は、人に示しだ様な平担な場所に堆積した膜に比
べ膜質が悪く、膜厚も薄い。したがって、本発明の課題
は、ＥＣＲプラズマＣＶＤ法やイオンビーム法によ１て
堆積する薄膜トランジスタのゲート絶縁膜の膜質が基板
上のゲート電極の段差部近傍においても基板上の平担部
と深色なくかつ膜厚も段差にかかわらず均一であるよう
な薄膜トランジスタの構造及び製造方法をいかに得るか
ということである。
課題を解決するだめの手段
絶縁基板上に順テーパの端面形状を有するゲート電極と
、前記ゲート電隠上に形成されたゲート絶縁膜と、前記
ゲート電極上に＠記ゲート絶縁膜を介して形成された半
導体薄膜と、ｍＪ記半導体薄膜に対向電極を設けてソー
ス電極及びドレイン電極としだ薄膜トランジスタを構成
する。
、前記ゲート電隠上に形成されたゲート絶縁膜と、前記
ゲート電極上に＠記ゲート絶縁膜を介して形成された半
導体薄膜と、ｍＪ記半導体薄膜に対向電極を設けてソー
ス電極及びドレイン電極としだ薄膜トランジスタを構成
する。
またその薄膜トランジスタを、絶縁基板上にグー１−電
極材料を蒸着する工程と、ポジ型レジストを塗布したあ
とフォトマスクとレジスト間を適尚な間隔をあけてＵＶ
露光し現像することによってパターン化された前記レジ
スト端面が順テーパ状にする工程と、リアクティブイオ
ンエツチング（以下ＲＩＥと呼ぶ）によってゲート電極
材料をエツチングすることによってゲート電極端面を順
テーパ状にする工程と、ゲート絶縁膜を形成する工程と
、ゲート電極上にゲート絶縁膜を介して半導体薄膜を形
成する工程と前記半導体薄膜にソーク電極及びドレイン
電極を形成する工程とによって製造する。
極材料を蒸着する工程と、ポジ型レジストを塗布したあ
とフォトマスクとレジスト間を適尚な間隔をあけてＵＶ
露光し現像することによってパターン化された前記レジ
スト端面が順テーパ状にする工程と、リアクティブイオ
ンエツチング（以下ＲＩＥと呼ぶ）によってゲート電極
材料をエツチングすることによってゲート電極端面を順
テーパ状にする工程と、ゲート絶縁膜を形成する工程と
、ゲート電極上にゲート絶縁膜を介して半導体薄膜を形
成する工程と前記半導体薄膜にソーク電極及びドレイン
電極を形成する工程とによって製造する。
作用
ゲート電極の端面を順テーパ状にすることにょっで、ゲ
ート絶縁膜のカバレッジが良好で、かっ膜質及び膜厚の
均一性をＥＣＲプラズマＣＶＤ法や・（オンビーム法に
おいても維持できる。
ート絶縁膜のカバレッジが良好で、かっ膜質及び膜厚の
均一性をＥＣＲプラズマＣＶＤ法や・（オンビーム法に
おいても維持できる。
実施例
第４図ａ、ｂにゲート電極２の端面の形状による効果の
ちがいを示している。第４図ａのように従来のゲート電
極の端面の形状は、垂直にきり立った状態あるいは、ゲ
ート電極材料のエツチング時にサイドエツチングにはい
って逆テーパの状態（（なっている。この場合、ＥＯＲ
プラズマＣｊＶＤ法等を用いてその基板上にゲート絶縁
膜３を形成時において、位置人においてはすぐれた性能
を有するゲート絶縁膜が形成できるが、位置Ａ′におい
ては、堆積されるイオン化した原子や分子が指向性をも
って基板に入射するため、イオン衝撃効果も充分でなく
、膜質の点で位置人に比べ劣り、膜厚も薄くなってしま
う。しかし、第４図ｂＫおけるようにゲート電極２のよ
うに端面の形状を順テーパ状に形成しておけば、位置Ｂ
とＢ′におけるゲート絶縁膜の膜質及び膜厚は、ＥＣＲ
プラズマＣＶＤ法等を用いてたとえ形成したとしても大
きな差異はない。本発明は、以上に述べた第４図すに示
しだような方法を用いて薄膜トランジスタを実現するも
のである。
ちがいを示している。第４図ａのように従来のゲート電
極の端面の形状は、垂直にきり立った状態あるいは、ゲ
ート電極材料のエツチング時にサイドエツチングにはい
って逆テーパの状態（（なっている。この場合、ＥＯＲ
プラズマＣｊＶＤ法等を用いてその基板上にゲート絶縁
膜３を形成時において、位置人においてはすぐれた性能
を有するゲート絶縁膜が形成できるが、位置Ａ′におい
ては、堆積されるイオン化した原子や分子が指向性をも
って基板に入射するため、イオン衝撃効果も充分でなく
、膜質の点で位置人に比べ劣り、膜厚も薄くなってしま
う。しかし、第４図ｂＫおけるようにゲート電極２のよ
うに端面の形状を順テーパ状に形成しておけば、位置Ｂ
とＢ′におけるゲート絶縁膜の膜質及び膜厚は、ＥＣＲ
プラズマＣＶＤ法等を用いてたとえ形成したとしても大
きな差異はない。本発明は、以上に述べた第４図すに示
しだような方法を用いて薄膜トランジスタを実現するも
のである。
以下、本発明の一実施例について述べる。
第２図２Ｌに示したように、絶縁性基板１としてコーニ
ング７ｏ５９基板上にゲート電顕材料としてＡｅ薄膜２
を真空蒸着によって６００人程度、薄膜トランジスタの
集積化の際の配線を兼ねる場合１ｏｏｏ人程度形成する
。次に第２図すあるいはｂ′に示したようにＡｅ薄膜２
をゲート電極としてのパターン化のために、ポジレジス
ト７を塗布し、フォトマスク８を用いて、紫外線（ＵＶ
）光を照射する。その際、ｂに示したようにポジレジス
ト７とフォトマスク８に適当な間隔、たとえば数μｍ程
度設けるか、もつと制御性良くするためには、あらかじ
めフォトマスクに１μｍ程度の膜厚の５ｉｏ２ 薄膜を
スペーサー９としてコーティングしておいてポジレジス
ト７とフォトマスク８を密着させるようにしてＵＶ光を
照射するようにする。そうすることによってＵＶ光はフ
ォトマスク８の端で回折されて露光されることになり、
現像後のレジストアは、第２図Ｃに示したような１頃テ
ーパがついたような断面形状となる。さらに、その基板
Ｋ ＩＪアクティブイオンエンチング（ＲＩＥ）を施す
と、λｅ薄膜２とともにポジレジスト７も同時にある程
度エツチングされるので、ポジレジスト７を除去すると
結局第４図ｄに示したような端面が順テーバ状の断面形
状を有するゲート電極パターンができる。また、ネガレ
ジストを用い、第２図すに示したフォトマスクの白黒反
転フォトマスクを用いて同様のことができる。第４図ｄ
のようなゲート電極であれば、第４図すを用いて先に述
べたような理由でゲート電瞳の有無にかかわらず均一な
膜質及び膜厚のゲート絶縁膜がＥＣＲプラズマＣｖＤ法
で形成できる。そこで、第４図ｄのような基板にＥＣＲ
プラズマ法でＳｉＮを１０００人形成し、さらＫ ｃａ
ｓｅ薄膜を真空蒸着によって、１０００人形成してフォ
トエツチング工程によシバターン化し、ソース及びドレ
イン電極としてＮｉＣｒ ／Ａｕ ７ｊｌｈをリフトオ
フ工程で形成して、第１図に示したような本発明の薄膜
トランジスタを得る。
ング７ｏ５９基板上にゲート電顕材料としてＡｅ薄膜２
を真空蒸着によって６００人程度、薄膜トランジスタの
集積化の際の配線を兼ねる場合１ｏｏｏ人程度形成する
。次に第２図すあるいはｂ′に示したようにＡｅ薄膜２
をゲート電極としてのパターン化のために、ポジレジス
ト７を塗布し、フォトマスク８を用いて、紫外線（ＵＶ
）光を照射する。その際、ｂに示したようにポジレジス
ト７とフォトマスク８に適当な間隔、たとえば数μｍ程
度設けるか、もつと制御性良くするためには、あらかじ
めフォトマスクに１μｍ程度の膜厚の５ｉｏ２ 薄膜を
スペーサー９としてコーティングしておいてポジレジス
ト７とフォトマスク８を密着させるようにしてＵＶ光を
照射するようにする。そうすることによってＵＶ光はフ
ォトマスク８の端で回折されて露光されることになり、
現像後のレジストアは、第２図Ｃに示したような１頃テ
ーパがついたような断面形状となる。さらに、その基板
Ｋ ＩＪアクティブイオンエンチング（ＲＩＥ）を施す
と、λｅ薄膜２とともにポジレジスト７も同時にある程
度エツチングされるので、ポジレジスト７を除去すると
結局第４図ｄに示したような端面が順テーバ状の断面形
状を有するゲート電極パターンができる。また、ネガレ
ジストを用い、第２図すに示したフォトマスクの白黒反
転フォトマスクを用いて同様のことができる。第４図ｄ
のようなゲート電極であれば、第４図すを用いて先に述
べたような理由でゲート電瞳の有無にかかわらず均一な
膜質及び膜厚のゲート絶縁膜がＥＣＲプラズマＣｖＤ法
で形成できる。そこで、第４図ｄのような基板にＥＣＲ
プラズマ法でＳｉＮを１０００人形成し、さらＫ ｃａ
ｓｅ薄膜を真空蒸着によって、１０００人形成してフォ
トエツチング工程によシバターン化し、ソース及びドレ
イン電極としてＮｉＣｒ ／Ａｕ ７ｊｌｈをリフトオ
フ工程で形成して、第１図に示したような本発明の薄膜
トランジスタを得る。
第３図に示したような従来構造の薄膜トランジスタにゲ
ート絶縁膜としてＥＣＲプラズマＣＶＤ法によるＳｉＮ
を用いた場合と第１図に示した本発明の薄膜トランジス
タとの比較を第５図に示している。第５図は、薄膜トラ
ンジスタのＯＮ状態におけるドレイン電流が、時間とと
もにどの様に変化しているかを示している。従来構造の
ものは、第６図のｑやＨに示すように、ドレイン電流の
急激な上昇あるいは減少を生じやすい。これは、ゲート
電極の端近傍のゲート絶縁膜の膜質が他に比べ悪いため
に長時間印加された電界によ−て破壊されたり、リーク
電流増大がその部分を通して生じたシする結果である。
ート絶縁膜としてＥＣＲプラズマＣＶＤ法によるＳｉＮ
を用いた場合と第１図に示した本発明の薄膜トランジス
タとの比較を第５図に示している。第５図は、薄膜トラ
ンジスタのＯＮ状態におけるドレイン電流が、時間とと
もにどの様に変化しているかを示している。従来構造の
ものは、第６図のｑやＨに示すように、ドレイン電流の
急激な上昇あるいは減少を生じやすい。これは、ゲート
電極の端近傍のゲート絶縁膜の膜質が他に比べ悪いため
に長時間印加された電界によ−て破壊されたり、リーク
電流増大がその部分を通して生じたシする結果である。
一方、本発明の薄膜トランジスタの場合、第５図Ｐに示
すように長時間安定なものが多く信頼性が非常に高い。
すように長時間安定なものが多く信頼性が非常に高い。
また、本発明の薄膜トランジスタの場合、ゲート絶縁膜
をより薄くすることが可能であり、薄膜トランジスタの
高性能化、高集積化にも大きく貢献することは言うまで
もない。
をより薄くすることが可能であり、薄膜トランジスタの
高性能化、高集積化にも大きく貢献することは言うまで
もない。
発明の効果
本発明により、薄膜トランジスタの信頼性を向上させる
だけでなく、高性能化及び高集積化が実現できる。
だけでなく、高性能化及び高集積化が実現できる。
第１図は本発明の薄膜トランジスタの断面図、第２図は
本発明の薄膜トランジスタのゲート電極の形成工程の説
明図、第３図は従来の薄膜トランジスタの断面図、第４
図は従来及び本発明のゲート絶縁膜形成工程の説明図、
第５図は従来及び本発明の薄膜トランジスタのＯＮ状態
におけるドレイン電流の経時変化を示した図である。 １・・・・・・絶縁性基板、２・・・・・ゲート電極、
３・・・・・ゲート絶縁膜、４・・・・・・半導体薄膜
、６・・・・・ソース電極、６・・・・・ドレイン重版
、７・・・・・・ポジレジスト、８・・・・・・フォト
マスク、９・・・・・・スペーサー代理人の氏名 弁理
士 中 尾 敏 男 ほか１名憾 謔 桝 Δ 紫・トホ４−＞ 裟 第 図 π訃 Ｘ 沫 第 図
本発明の薄膜トランジスタのゲート電極の形成工程の説
明図、第３図は従来の薄膜トランジスタの断面図、第４
図は従来及び本発明のゲート絶縁膜形成工程の説明図、
第５図は従来及び本発明の薄膜トランジスタのＯＮ状態
におけるドレイン電流の経時変化を示した図である。 １・・・・・・絶縁性基板、２・・・・・ゲート電極、
３・・・・・ゲート絶縁膜、４・・・・・・半導体薄膜
、６・・・・・ソース電極、６・・・・・ドレイン重版
、７・・・・・・ポジレジスト、８・・・・・・フォト
マスク、９・・・・・・スペーサー代理人の氏名 弁理
士 中 尾 敏 男 ほか１名憾 謔 桝 Δ 紫・トホ４−＞ 裟 第 図 π訃 Ｘ 沫 第 図
Claims (5)
- （１）絶縁基板上に端面が順テーパの断面形状を有する
ゲート電極と前記ゲート電極上に形成されたゲート絶縁
膜と前記ゲート電極上に前記ゲート絶縁膜を介して形成
された半導体薄膜と前記半導体薄膜に対向電極を設けて
ソース電極及びドレイン電極とすることによって得られ
ることを特徴とする薄膜トランジスタ。 - （２）絶縁基板上にゲート電極材料を形成する工程と、
レジストを塗布し、前記絶縁基板とフォトマスクに適当
な間隔を設けて露光し、前記レジストを現像する工程と
、リアクティブイオンエッチングによって前記ゲート電
極材料をエッチングしパターン化する工程と、ゲート絶
縁膜を形成する工程と、半導体薄膜を形成しパターン化
する工程と、前記半導体薄膜にソース電極及びドレイン
電極を形成する工程とを含むことを特徴とする薄膜トラ
ンジスタの製造方法。 - （３）絶縁基板とフォトマスクに適当な間隔を設けて露
光する工程において、フォトマスク上にあらかじめ紫外
域において透明な薄膜を形成しておくことによって適当
な間隔を得ることを特徴とする特許請求の範囲第２項記
載の薄膜トランジスタの製造方法。 - （４）ゲート絶縁膜の形成方法が、ＥＣＲプラズマＣＶ
Ｄ法であることを特徴とする特許請求の範囲第２項記載
の薄膜トランジスタの製造方法。 - （５）ゲート絶縁膜の形成方法が、イオンビームを用い
て膜形成を行う形成方法であることを特徴とする特許請
求の範囲第２項記載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63146438A JPH022175A (ja) | 1988-06-14 | 1988-06-14 | 薄膜トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63146438A JPH022175A (ja) | 1988-06-14 | 1988-06-14 | 薄膜トランジスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH022175A true JPH022175A (ja) | 1990-01-08 |
Family
ID=15407665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63146438A Pending JPH022175A (ja) | 1988-06-14 | 1988-06-14 | 薄膜トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH022175A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0547793A (ja) * | 1991-08-08 | 1993-02-26 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5859444A (en) * | 1991-08-08 | 1999-01-12 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| FR2855121A1 (fr) * | 2003-05-23 | 2004-11-26 | Marrel Sa | Vehicule muni d'un equipement a benne basculante et a barre anti-encastrement |
| FR2857638A1 (fr) * | 2003-07-18 | 2005-01-21 | Gen Trailers France | Dispositif de relevage d'un moyen de protection arriere d'un vehicule industriel et vehicule industriel equipe d'un tel dispositif |
| US8546200B2 (en) | 2000-02-01 | 2013-10-01 | Sony Corporation | Thin film semiconductor device, display device using such thin film semiconductor device and manufacturing method thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62216369A (ja) * | 1986-03-18 | 1987-09-22 | Fujitsu Ltd | 薄膜トランジスタの製造方法 |
| JPS63114263A (ja) * | 1986-10-31 | 1988-05-19 | Fujitsu Ltd | 薄膜トランジスタ及びその形成方法 |
| JPS63166236A (ja) * | 1986-12-26 | 1988-07-09 | Toshiba Corp | 電子装置 |
| JPH01291467A (ja) * | 1988-05-19 | 1989-11-24 | Toshiba Corp | 薄膜トランジスタ |
-
1988
- 1988-06-14 JP JP63146438A patent/JPH022175A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62216369A (ja) * | 1986-03-18 | 1987-09-22 | Fujitsu Ltd | 薄膜トランジスタの製造方法 |
| JPS63114263A (ja) * | 1986-10-31 | 1988-05-19 | Fujitsu Ltd | 薄膜トランジスタ及びその形成方法 |
| JPS63166236A (ja) * | 1986-12-26 | 1988-07-09 | Toshiba Corp | 電子装置 |
| JPH01291467A (ja) * | 1988-05-19 | 1989-11-24 | Toshiba Corp | 薄膜トランジスタ |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0547793A (ja) * | 1991-08-08 | 1993-02-26 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5859444A (en) * | 1991-08-08 | 1999-01-12 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US8546200B2 (en) | 2000-02-01 | 2013-10-01 | Sony Corporation | Thin film semiconductor device, display device using such thin film semiconductor device and manufacturing method thereof |
| US8604483B2 (en) | 2000-02-01 | 2013-12-10 | Sony Corporation | Thin film semiconductor device, display device using such thin film semiconductor device and manufacturing method thereof |
| US8779417B2 (en) | 2000-02-01 | 2014-07-15 | Sony Corporation | Thin film semiconductor device, display device using such thin film semiconductor device and manufacturing method thereof |
| FR2855121A1 (fr) * | 2003-05-23 | 2004-11-26 | Marrel Sa | Vehicule muni d'un equipement a benne basculante et a barre anti-encastrement |
| FR2857638A1 (fr) * | 2003-07-18 | 2005-01-21 | Gen Trailers France | Dispositif de relevage d'un moyen de protection arriere d'un vehicule industriel et vehicule industriel equipe d'un tel dispositif |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0130963B1 (ko) | T형 단면구조의 게이트 금속전극을 갖는 전계효과 트랜지스터의 제조방법 | |
| JP2550412B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH022175A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0467333B2 (ja) | ||
| JP2714026B2 (ja) | 半導体装置用電極の形成方法 | |
| JP3120000B2 (ja) | 基板の突状部の電極の形成方法 | |
| JP2838943B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH03265117A (ja) | 半導体装置の製造方法 | |
| JPS63254728A (ja) | レジストパタ−ンの形成方法 | |
| KR100261167B1 (ko) | 반도체 소자의 게이트 제조방법 | |
| JP2569336B2 (ja) | 半導体装置の製造方法 | |
| JPH0845962A (ja) | 半導体装置の製造方法 | |
| JP2825284B2 (ja) | 半導体装置の製造方法 | |
| JPS6040184B2 (ja) | 半導体装置の製造方法 | |
| JPH04291733A (ja) | ＧａＡｓデバイス及びＴ字型ゲート電極の作成方法 | |
| JP2867169B2 (ja) | 半導体装置の製造方法 | |
| JPS5811511B2 (ja) | イオンエツチング方法 | |
| JPS5923565A (ja) | 半導体装置の製法 | |
| JPS61280673A (ja) | 化合物半導体装置の製造方法 | |
| JPS6149423A (ja) | 半導体装置の製造方法 | |
| JPH07335667A (ja) | 半導体装置の製造方法 | |
| JPS63220575A (ja) | 半導体装置の製法 | |
| JPS59105374A (ja) | 半導体装置の製造方法 | |
| JPH05109777A (ja) | 半導体装置の製造方法 | |
| JPS6049677A (ja) | 電界効果トランジスタの製造方法 |