JPS6085532A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6085532A JPS6085532A JP58194581A JP19458183A JPS6085532A JP S6085532 A JPS6085532 A JP S6085532A JP 58194581 A JP58194581 A JP 58194581A JP 19458183 A JP19458183 A JP 19458183A JP S6085532 A JPS6085532 A JP S6085532A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thickness
- silicon oxide
- sputtering
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
Landscapes
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は半導体装置の製造方法に係り、特に層間絶縁膜
などに用いられるシリコン酸化膜の膜質及び形状の改善
方法に関する。
などに用いられるシリコン酸化膜の膜質及び形状の改善
方法に関する。
（ｂ） 技術の背景
半導体装置の高集化に伴い、低温プロセスが要求され、
層間絶縁膜或は表面保護膜としてのシリコン酸化膜（Ｓ
ｉｎ、膜）の形成方法も熱酸化法、或は化学気相成長法
（ＣＶＬ）法）よりスパッタリングによる方法に変りつ
つある。
層間絶縁膜或は表面保護膜としてのシリコン酸化膜（Ｓ
ｉｎ、膜）の形成方法も熱酸化法、或は化学気相成長法
（ＣＶＬ）法）よりスパッタリングによる方法に変りつ
つある。
＜ｃ、）従来技術と問題点
従来のシリコン酸化膜（８ｉ０１膜）をス）＜ツタリン
グにより基板上に被着する場合には、第１図の模式的概
略構成図に示すようなスパッタリング装置を用いて一般
に行なわれている。
グにより基板上に被着する場合には、第１図の模式的概
略構成図に示すようなスパッタリング装置を用いて一般
に行なわれている。
同図においてｌは真空チャンバー、２はＭ １Ｏ１１よ
りなるターゲット、３はターゲット保持板、４はたとえ
ば半導体基板、５は基板載置台、６はガス導入口、７は
排気口を示す。
りなるターゲット、３はターゲット保持板、４はたとえ
ば半導体基板、５は基板載置台、６はガス導入口、７は
排気口を示す。
かかる装置を用いて半導体基板４上にシリコン酸化膜（
８ｉ０Ｂ膜）を被着する場合には、排気ロアより真空に
排気してガス導入口６よりアルゴンガスを導入して約Ｉ
Ｑ ＋１ Ｔｏｒｒの真空度とし、５ｉｎＱターゲツ
ト電極に所定の負の高電圧を印加して基板載置台５とタ
ーゲット２間に電界を形成する。
８ｉ０Ｂ膜）を被着する場合には、排気ロアより真空に
排気してガス導入口６よりアルゴンガスを導入して約Ｉ
Ｑ ＋１ Ｔｏｒｒの真空度とし、５ｉｎＱターゲツ
ト電極に所定の負の高電圧を印加して基板載置台５とタ
ーゲット２間に電界を形成する。
この電界によって導入されたアルゴン（Ａｒ）カスはエ
レクトロンとＡｒ＋イオンが発生し、このＡｒ＋イオン
によってターゲット２の成分（８ｉ０１１）を叩き出し
て基板載置台５上の半導体基板４上にシリコン酸化膜が
被着される。
レクトロンとＡｒ＋イオンが発生し、このＡｒ＋イオン
によってターゲット２の成分（８ｉ０１１）を叩き出し
て基板載置台５上の半導体基板４上にシリコン酸化膜が
被着される。
しかしながら、この方法だと、半導体基板４上に被着（
テポジット）されたシリコン酸化膜はシリコンと酸素の
スパッタ効率の相異によって部分的に８１０（−酸化硅
素）に近い酸素不足の膜質になる°現象が見られｔこ。
テポジット）されたシリコン酸化膜はシリコンと酸素の
スパッタ効率の相異によって部分的に８１０（−酸化硅
素）に近い酸素不足の膜質になる°現象が見られｔこ。
かかる酸素不足の膜質のシリコン酸化膜は基板との密着
性、或は耐圧などの特性に問題を生ずる。
性、或は耐圧などの特性に問題を生ずる。
又層間絶縁膜として用いる場合には、該層間絶縁膜の上
層配線のステップカバレージ保持のｔこめ該層間絶縁膜
（シリコン酸化膜）の平坦化が望まれていた。
層配線のステップカバレージ保持のｔこめ該層間絶縁膜
（シリコン酸化膜）の平坦化が望まれていた。
（ｄ） 発明の目的
本発明の目的はかかる問題点に鑑みなされたもので、酸
素不足のシリコン酸化膜の形成を防止しかつステップカ
バレージのよい、より平坦なシリコン酸化膜を形成する
半導体装置の製造方法の提供にある。
素不足のシリコン酸化膜の形成を防止しかつステップカ
バレージのよい、より平坦なシリコン酸化膜を形成する
半導体装置の製造方法の提供にある。
（ｅ） 発明の４倚成
その目的を達成するため、本発明はスパッタリングによ
って基板上にシリコン酸化膜を被着し、ついで酸素ガス
によってイオンミリンブレで、該シリコン酸化膜の一部
をエツチングする工程を繰り返し反復して、所望の膜厚
まで積層する工程が含まれてなることを特徴とする。
って基板上にシリコン酸化膜を被着し、ついで酸素ガス
によってイオンミリンブレで、該シリコン酸化膜の一部
をエツチングする工程を繰り返し反復して、所望の膜厚
まで積層する工程が含まれてなることを特徴とする。
（ｆ）発明の実施例
以下本発明の実施例について図面を参照して説明する。
第２図は本発明の一実施例を行なうための装置の模式的
概略構成図である。
概略構成図である。
その特徴とする所は被着とエツチングとを交互に行ない
、特にイオンミリング川カスとして酸素（０２）ガスを
用いた点にある。
、特にイオンミリング川カスとして酸素（０２）ガスを
用いた点にある。
同図において、左側はスパッタ装置（トライオードマグ
ネトロン方式）１１であって、８ｉ０．ターゲット１２
をアルゴンイオンで叩いて基板１３上にシリコン酸化膜
を被着する。右側はイオンミリング装置１４でプラズマ
発生室１５から出ｔこ酸素イオンが加速されて基板１３
の表面に酸素イオンを供給すると同時にエツチングする
。
ネトロン方式）１１であって、８ｉ０．ターゲット１２
をアルゴンイオンで叩いて基板１３上にシリコン酸化膜
を被着する。右側はイオンミリング装置１４でプラズマ
発生室１５から出ｔこ酸素イオンが加速されて基板１３
の表面に酸素イオンを供給すると同時にエツチングする
。
かようにして基板１３を載せたテーブル１６を所定の速
度で回転すると、被着とエツチングが交互に行なうこと
ができる。
度で回転すると、被着とエツチングが交互に行なうこと
ができる。
かかる場合スパッタリングによって被着されるシリコン
酸化膜はイオンミリング時において酸素イオンが供給さ
れ、酸素不足のＳｉｎ膜でな（Ｓｉ喝膜の良質なシリコ
ン酸化膜が形成されることになる。
酸化膜はイオンミリング時において酸素イオンが供給さ
れ、酸素不足のＳｉｎ膜でな（Ｓｉ喝膜の良質なシリコ
ン酸化膜が形成されることになる。
次にステップカバレージの良い被着膜（シリコン酸化膜
）は次のようにして形成される。即ち、基板たとえば半
導体基板２１面に設けた膜厚１ ｐｉｎのアルミニウム
配線層２２上に、同じく膜厚ｌ １ｌｊＨのシリコン酸
化膜（８ｉ０．膜）２３を前述しｔこ装置を用いて積層
しようとすると、初めに第３図に示すように膜厚数１０
〇八（１００ＯＡ以下）の５ｉｎ２膜２３ａを被着する
。次いで回転によって第４図に示すようにイオンミリン
グ方法によってその膜厚２００〜３００Ａ（被着した膜
厚の数分の−）をエツチング除去する。イオンミリング
方法は垂直なエツチングがなされ、上記エツチング膜厚
２００〜３００人は平坦面でのエツチング厚さで突出部
分（配線層２２上）は激しくエツチングされて、これよ
り厚い膜厚がエツチング除去される。且つその側面の先
端部分子は更に激しくエツチングされ殆んど除去される
状態となる。次いで再び回転によって第５図に示すよう
にスパッタ法で同じ＜ｊＮ厚数１００人のＳｉｎ、膜２
３ｂを被着する。そうすると８１０２膜は前回の被着分
と併せて配線層１２の上より厚く形成されており、また
、その側面先端部分′１゛が最も薄く形成されている状
態となる。
）は次のようにして形成される。即ち、基板たとえば半
導体基板２１面に設けた膜厚１ ｐｉｎのアルミニウム
配線層２２上に、同じく膜厚ｌ １ｌｊＨのシリコン酸
化膜（８ｉ０．膜）２３を前述しｔこ装置を用いて積層
しようとすると、初めに第３図に示すように膜厚数１０
〇八（１００ＯＡ以下）の５ｉｎ２膜２３ａを被着する
。次いで回転によって第４図に示すようにイオンミリン
グ方法によってその膜厚２００〜３００Ａ（被着した膜
厚の数分の−）をエツチング除去する。イオンミリング
方法は垂直なエツチングがなされ、上記エツチング膜厚
２００〜３００人は平坦面でのエツチング厚さで突出部
分（配線層２２上）は激しくエツチングされて、これよ
り厚い膜厚がエツチング除去される。且つその側面の先
端部分子は更に激しくエツチングされ殆んど除去される
状態となる。次いで再び回転によって第５図に示すよう
にスパッタ法で同じ＜ｊＮ厚数１００人のＳｉｎ、膜２
３ｂを被着する。そうすると８１０２膜は前回の被着分
と併せて配線層１２の上より厚く形成されており、また
、その側面先端部分′１゛が最も薄く形成されている状
態となる。
かくして再びイオンミリング法によってその膜厚２００
〜３００八をエツチング除去すると第６図の示すように
配線層２２上には前回と同様に多星のＳｉｎ、膜が除か
れ、且つ先＠部分子は激しく工゛ソチングエッチングさ
れて殆んどなくなり第６図に示す状態に形成される。
〜３００八をエツチング除去すると第６図の示すように
配線層２２上には前回と同様に多星のＳｉｎ、膜が除か
れ、且つ先＠部分子は激しく工゛ソチングエッチングさ
れて殆んどなくなり第６図に示す状態に形成される。
このような工程を数回、ないし士数回繰り返し反復する
ことによって第７図に示すような表面のなだらかな５ｉ
Ｕｉ１膜２３を形成することができ、上層−配線のステ
ップカバレージのためのシリコン酸化膜２３の平坦化を
形成することができる。
ことによって第７図に示すような表面のなだらかな５ｉ
Ｕｉ１膜２３を形成することができ、上層−配線のステ
ップカバレージのためのシリコン酸化膜２３の平坦化を
形成することができる。
卸 発明の詳細
な説明したごとく本発明によればスパッタリング（被着
）とイオンミリング（エツチング）を交互に行ない、か
つイオンミリングに酸素ガスを用いることによって良質
のシリコン酸化膜の形成が可能となり、同時にステップ
カバレージの良い層間絶縁膜（シリコン酸化膜）を形成
することが可能となり製品の品質向上に効果がある。
）とイオンミリング（エツチング）を交互に行ない、か
つイオンミリングに酸素ガスを用いることによって良質
のシリコン酸化膜の形成が可能となり、同時にステップ
カバレージの良い層間絶縁膜（シリコン酸化膜）を形成
することが可能となり製品の品質向上に効果がある。
第１図は従来方法に使用されるスパッタリング装置の模
式的概略構成図、第２図は本発明の一実施例を行なうた
めの装置の模式的概略構成図、第３図乃至第７図は本発
明の一実施例を説明するための工程順断面図である。 図において、１１はスパッタ装ｆｉｔ、１２は８ｉ０゜
グーケラト、１３は基板、１４はイオンミリンク装置、
１６はテーブル、２１は半導体基板、２２は配線層、２
Ｂ 、２３ａ 、２３ｂはシリコン酸イし膜を示す。 第 １ 図 第２図 ２
式的概略構成図、第２図は本発明の一実施例を行なうた
めの装置の模式的概略構成図、第３図乃至第７図は本発
明の一実施例を説明するための工程順断面図である。 図において、１１はスパッタ装ｆｉｔ、１２は８ｉ０゜
グーケラト、１３は基板、１４はイオンミリンク装置、
１６はテーブル、２１は半導体基板、２２は配線層、２
Ｂ 、２３ａ 、２３ｂはシリコン酸イし膜を示す。 第 １ 図 第２図 ２
Claims (1)
- スパッタリングによって基板上にシリコン酸化膜を被着
し、ついで酸素ガスによってイオンミリングして、該シ
リコン酸化膜の一部をエツチングする工程を繰り返し反
復して、所望の膜厚まで積層する工程が含まれてなるこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58194581A JPS6085532A (ja) | 1983-10-17 | 1983-10-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58194581A JPS6085532A (ja) | 1983-10-17 | 1983-10-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6085532A true JPS6085532A (ja) | 1985-05-15 |
Family
ID=16326920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58194581A Pending JPS6085532A (ja) | 1983-10-17 | 1983-10-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6085532A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5164339A (en) * | 1988-09-30 | 1992-11-17 | Siemens-Bendix Automotive Electronics L.P. | Fabrication of oxynitride frontside microstructures |
| JP2000077404A (ja) * | 1998-07-31 | 2000-03-14 | Samsung Electronics Co Ltd | 絶縁膜形成方法 |
-
1983
- 1983-10-17 JP JP58194581A patent/JPS6085532A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5164339A (en) * | 1988-09-30 | 1992-11-17 | Siemens-Bendix Automotive Electronics L.P. | Fabrication of oxynitride frontside microstructures |
| JP2000077404A (ja) * | 1998-07-31 | 2000-03-14 | Samsung Electronics Co Ltd | 絶縁膜形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4361625B2 (ja) | 半導体装置及びその製造方法 | |
| US5081064A (en) | Method of forming electrical contact between interconnection layers located at different layer levels | |
| JPH0697660B2 (ja) | 薄膜形成方法 | |
| JPS61179872A (ja) | マグネトロンエンハンスプラズマ補助式化学蒸着のための装置ならびに方法 | |
| JPH0750699B2 (ja) | 高密度集積回路におけるチタン・窒化チタン二重層の製造方法 | |
| JP3080843B2 (ja) | 薄膜形成方法及び装置 | |
| WO1994019509A1 (fr) | Procede et appareil de formage d'une couche___________________ | |
| KR100193757B1 (ko) | 플라스마 테이퍼 에칭 방법 | |
| JPH0570957A (ja) | プラズマ気相成長装置 | |
| JPS6085532A (ja) | 半導体装置の製造方法 | |
| JPH07263359A (ja) | 薄膜の形成方法 | |
| JPH01149957A (ja) | 薄膜形成装置および薄膜形成方法 | |
| JP3273827B2 (ja) | 半導体装置およびその製造方法 | |
| JP3727693B2 (ja) | ＴｉＮ膜製造方法 | |
| JPH08203891A (ja) | 半導体装置の製造方法 | |
| JPS5987834A (ja) | 薄膜形成方法 | |
| JP3288010B2 (ja) | 半導体素子の金属配線形成方法 | |
| JP3208931B2 (ja) | プラズマ処理装置とこれを用いたプラズマ処理方法 | |
| JPH0533138A (ja) | 酸化膜の製造方法 | |
| JPS5932151A (ja) | 半導体装置の製造方法 | |
| JPS5952526A (ja) | 金属酸化膜のスパツタリング方法 | |
| JPS61135125A (ja) | 半導体装置の製造方法 | |
| JPS5973413A (ja) | 薄膜状絶縁材とその製造方法 | |
| JPH02138474A (ja) | 薄膜形成方法 | |
| CN121006528A (zh) | 采用pecvd沉积成膜的方法及其应用 |