JPS608660B2 - 位相同期回路 - Google Patents

Description

【発明の詳細な説明】 本発明は例えばステレオ復調回路の副搬送波再生のため
に用いて好適な位相同期回路に関する。

第１図は従来の位相同期回路（以下ＰＬＬ回路と呼ぶ）
を示すもので、同図において、１はステレオ複合信号の
供給される入力端子、２は前贋増幅器である。また、３
は電圧制御形の可変周波数発振器であり、その中心周波
数は７磯ＨＺにされており、１／２分周器４で３靴ＨＺ
の副搬送波とされてデコーダ９に供給される。デコーダ
９ではステレオ複合信号が与えられ、これが上述の副搬
送波によりスイッチング検波されることにより、出力端
子１０Ｌ及び１０Ｒに夫々左右のステレオ信号が取り出
される。また、１／２分周器４の出力は、更に１′２分
周器５を介されることにより１眺日２の周波数とされて
位相比較回路６に供給され、位相比較回路６にて前暦増
幅器２を介されたステレオ複合信号中の１鰍日２のパイ
ロット信号と位相比較される。この位相比較出力がロー
パスフィルタ７及び直流増幅器８を介して可変周波数発
振器３に制御電圧として与えられる。上述の従来のＰＬ
Ｌ回路では、前暦増幅器２の増幅素子及び位相比較回路
６のスイッチング素子の非直線性による歪が生じる。

特に入力端子１にステンレス複合信号を加える場合には
、ステレオ複合信号中の信号成分はパイロット信号に比
べて大きいレベルであるため、上述の非直線性により変
調周波数が１９／２ＫＨＺ或いは１９′３ＫＨｚの成分
の２次高調波成分或いは３次高調波成分が発生し、パイ
ロット信号（１眺ＨＺ）とビート障害、相互変調歪を発
生させることになる。その結果、ＰＬＬ回路により再生
された副搬送波もジッタ、ビート成分も含む低品位のも
のとなり、かかる副搬送波によって復調した場合に、ス
テレオ分離度等のステレオ再生特性を良好とすることが
できない欠点があった。かかる問題点を解決するために
、ローパスフィルタ７の通過帯幅をせばめることも考え
られるが、ＰＬＬ回路のキャブチャレンジの減少、ロッ
クィン時間の増大等が生じる不都合があり、本質的な解
決とはならない。本発明は上述した従釆のＰＬＬ回路の
欠点を除去せんとするものである。

本発明は前層増幅器２及び位相比較回路６を独立の回路
構成とするのではなく、第２図に示すように位相比較回
路６の出力を合成回路１１で合成することで入力信号と
類似の合成信号を得、この合成信号を前層増幅器２の入
力側に負帰環するようになし、前直増幅器２の負帰環ル
ープ中に位相比較回路６を包含するようにしたものであ
る。今、前層増幅器２の開ループゲインをＡｏとし、従
来のＰＬＬ回路のように負婦環ループを設けないときに
、前層増幅器２の歪をＤ，とし、そのときの位相比較回
路６の歪をＤ２とし、本発明のように負帰環ループを設
けたときの前置増幅器２の歪をｄ，とし、そのときの位
相比較回路６を歪のもとする。そして負帰環ループを設
けない場合の総合歪Ｄは、歪が小さい範囲では、Ｄ≠ゾ
前中頭 肌”｛１’となる。また負帰
環ループを設けた本発明の総合歪ｄ（≠ノ句７薄）は、
帰濠量を３とすると・Ｄ十（−ｄｘ８×ん）＝ｄ
……‘２１となり、｛２ー式を変形することになり
、Ｄ ．．．．・糊ｄ＝口大
力となる。

このように、本発明に依れば、負婦環作用によって前層
増幅器２及び位相比較回路６において発生する歪を大幅
に減少させることができる。以下、本発明の一実施例に
ついて第３図及び第４図を参照して説明するに、前層増
幅器２は演算増幅器１２により構成され、その反転入力
端子が抵抗器を介して入力端子１に接続され、その非反
転入力端子がバイアス電源１３に綾碗される。

この前層増幅器２の出力Ｖｏが抵抗器１４及び１６を介
して前層増幅器８の反転入力端子に供給されると共に、
抵抗器１５及び１７を介して直流増幅器８の非反転入力
端子に供給される。また、直流増幅器８の入力端子間に
抵抗器２１ととコンデンサ２２，２３からなるローパス
フイルタ７が接続される。そして、抵抗器１４及び１６
の接続点がＰＮＰ形トランジスター８のェミッタに接続
され、抵抗器１５及び１７の接続点がＰＮＰ形トランジ
スタ１９のェミッ夕に接続される。これらトランジスタ
１８及び１９のコレクタはバイアス電源１３と接続され
、夫々のベースに可変周波数発振器３の出力が分周され
た比較信号Ｖ，及びＶ２（第３図では信号源２０として
表わす）が菱動的に加えられ、位相比較回路６が構成さ
れる。この位相比較回路６の出力艮０ち抵抗器１４とト
ランジスタ１８のェミッタの接続点に生じる電圧Ｖ３並
びに抵抗器１５とトランジスタ１９のェミッタの接続点
に生じる電圧ｙ４が合成回路１ １の抵抗器２４及び２
５を介することにより加算されて、前層増幅器２の演算
増幅器１２の反転入力様子に供給される。なお、直流増
幅器８以降の構成は第１図のＰＬＬ回路と同様である。
かかる本発明の一実施例における位相比較回路６の動作
を第４図を参照して説明するに、前層増幅器２からは簡
単のため同図Ａに示すようにパイロット信号Ｖｏのみが
現れるものとする。

このパイロット信号Ｖｏは入力端子１から供給されるも
のに対して位相反転されたものである。そしてパイロッ
ト信号と可変周波数発振器３の出力の位相差がなく同期
しているときでは、トランジスタ１８のベースに第４図
Ｂに示す比較信号Ｖ，が印奴されると共にトランジスタ
１９のベースに同図Ｃに示す比較信号Ｖ２が印加され、
これら比較信号Ｖ．及びＶ２が低レベルの期間において
トランジスタ１８及び１９がオンすることにより、同図
Ｄ及びＥに示す位相比較出力Ｖ３及びＶ４が発生する。
これら位相比較出力Ｖ３及びＶ４がローパスフイルタ７
で平滑されて直流増幅器８に供給されることになり、第
４図の例のように位相差がないときには、直流増幅器８
からの差出力は麦となる。また、位相差があるときには
、これに対応した極性及びレベルの差出力が直流増幅器
８から得られる。合成回路１１は第４図○及びＥに示す
位相比較出力Ｖ３及びＶ４を加算するから、この加算出
力（Ｖ３十Ｖ４）は前層増幅器２の出力Ｖｏと相似のも
のとなる。前層増幅器２は位相反転増幅器であるから、
合成回路１１の加算出力によってパイロット信号成分に
対する負婦環がかけられることになる。上述の説明から
襲うなように、本発明によるＰＬＬ回路は前層増幅器２
及び位相比較回路６で発生する歪は軽減できるから、入
力信号に位相同期した出力信号はジッタ成分の少ない良
好なものとできる。

従ってステレオ復調回路における副搬送波の再生に本発
明を適用すれば、デコーダ９から取り出されるステレオ
信号の分離度等のステレオ再生特性を良好なものとする
ことができる。なお、入力端子１にステレオ複合信号で
はなく、これより周波数分離したパイロット信号を供給
するようにしても良いが、ステレオ複合信号を供給する
ようになせばパイロット信号を分離する手段を省略でき
る利点がある。また位相比較回路６としては上述実施例
のものに限らず、その比較出力を合成することにより入
力信号と類似の信号を得られるものであれば適用するこ
とができる。

【図面の簡単な説明】

第１図は従来のＰＬＬ回路のブロック図、第２図は本発
明の要部のブロック図、第３図は本発明の一実施例の接
続図、第４図はその説明に用いる波形図である。 １は入力端子、２は前層増幅器、３は可変周波数発振器
、６は位相比較回路、７はローパスフィルタ、８は直流
増幅器である。 第１図 鮫２藤 豹３髄 恭一４図

Claims (1)

【特許請求の範囲】
1. １ 前置増幅器を介された入力信号及び可変周波数発振
   器の出力の位相差を位相比較回路により検出し、この検
   出出力をローパスフイルタを介して上記可変周波数発振
   器に制御信号として加えるようにした位相同期回路に於
   いて、上記位相比較回路の出力を合成してこの合成信号
   を上記前置増幅器の入力端子に負帰環するようにしたこ
   とを特徴とする位相同期回路。