JPS6087529A - オ−トアンテナチユ−ナ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、アンテナとトランシーバ等の送信部との間に
結線して、フンピーダイスのマツチング回路な２オート
アンテナチユーナに関するものである。

オートアンテナチューナとは〜例えばトランシーバの送
＠部において、その出力インピーダンス（通常５０Ω）
とアンテナのインピーダンスとのマツチングを自動的に
行なわせるものであって、アンテナチューナの入力イン
ピーダンスが送信部の出力インピーダンスに１致したこ
とが確実に判断で今なければならないが、反射波電圧が
最少となることのみで判断スることもある。

しかしながら１、この方法ではトランクーパの保護回路
（よ、っ５てインピーダンスが極端にミスマツチングの
場合、送信電圧を低くおさえることもあるので、見かけ
上反射が減った状態となってミスマツチングのままチュ
ーニングｔしてしまうこともある。

これらを防ぐ手段として、出力側の電力を加算すること
によって解決できる。

ｍ１図は従来のオートアンテナチューナの構成を示すブ
ロック図であって、アンテナを出力側へまたトランシー
バの送信部等全入力側へ夫々結線し、出力側と入力側と
の間へは電圧電流検出回路ｌとマツチング回路２と′Ｉ
ｔ縦続結線して挿入する。

電圧電流検出回路ｌの他の出力側は位相比較回路３と検
波回路４へ夫々結線して、位相比較回路３の出力側はマ
ツチング制御回路５の１方の入力　□側へまた検波回路
４の出力側は電圧電流比判定回路６を介してマツチング
制御回路５の他の入力側へ夫々結線し、マツチング制御
回路５の出力側をマツチング回路２の制御入力側へ結線
している。

このように構成した従来のオートアンテナチューナ回路
においては、入力側の電圧と′電流との位相差を位相比
較器３で比較し、電圧と電流が同相（入力インピーダン
スが純抵抗）の場合、電圧と電流の絶対値の比でその純
抵抗が、例えば５ｏΩとなったことでチューニングの良
否を判断していたＯ かかる従来のオートアンテナチューナ回路においては、
周波数が晶くなると位相比較が困難となるばかシでなく
、回路の構成を複雑となる欠点を伴なった。

本発明は、かかる従来の欠点全解消するために行なわ五
たものであって、その一実施例を図面を参照して詳細ｄ
説明する。

第２図は本発明のオートアンテナチューナ回路の一実施
例を示すブロック図であって、第１図と部等へ結線する
入力側との間に、反射波・検出回路７とマツチング回路
２およびパワー検出回路８とを縦続結線して挿入する。

反射波検、出回路７の他の出方側は固定抵抗Ｒ１と固定
抵抗Ｒ２とを縦続結線して、その結線個所へはＦＥＴＱ
　、のダート側を結線し、固定抵抗Ｒ２の他端を接地す
る。

ＦＥＴ　Ｑ　ｔのドレインはマツチング判定ライン９を
介してＣＰＵ　（Ｃｅｎｔｒａｌ　Ｐｒｏａｅｓｓｌｎ
ｇ　Ｕｎｉｔ　）　Ｉ　Ｏのピーク検出回路１１と固定
抵抗Ｒ３に結線して、固定抵抗Ｒ３の他端はノヤワー検
出回路８の他の出力側（固定抵抗Ｒ５のｌ端）へ結線し
、ソースは固定抵抗Ｒ４を経て接地すると共に、固定抵
抗Ｒ３の他端はツェナーダイオードＤ１に介して接地す
る。

ＣＰＵ　１０のマツチングコントロール回路１２ｕマツ
チング回路２の制御入力側へ結線する。

ノ母ワー検出回路８は、コンデンサｃ１とコンデンサＣ
２とを縦続結線し、ｌ端を入力側へまた他端を接地へ夫
々結線する。

コンデンサＣ１とＣ２とを結線した個所と固定抵抗Ｒ５
およびダイオードＤ２へ結線シ、固定抵抗Ｒ，の他端側
は前記固定抵抗Ｒ３へ結線すると共に、ダイオードＤ２
の他端を接地する。このように構成した本発明のオート
アンテナチューナ回路において、マツチングが大幅にず
れている場合には、反射波電圧が大きいためＦＥＴＱ　
ｌは殆んどＯＮ状態となっている。

この時出力側のパワーはマツチングがとれていないので
少ない。

従って、マツチング判定ライン９を介してＣＰＵ１Ｏの
ピーク検出回路１１およびマツチングコントロール回路
１２のパワーが増加するように制御して、マツチング回
路２のマツチングをとる。

しかし、成る程度マツチングがとれてｌ？クワ−増加す
ると、反射波電圧が零となるようにＣＰＵＩ　Ｏのピー
ク検出回路１１を調整する。

ツェナーダイオードＤ１はパワー電圧を一定とするため
に設けられたものである。

以上に詳述したように、本発明のオートアンテナチュー
ナ回路においては、ＣＰＵの有するピーク検出機能とマ
ツチングコントロール機能とによってマツチングを調整
するので、ＳＷＲ（ＳｔａｎｄｉｎｇＷａｖｅ　Ｒａｔ
−１ｃｌ）の演算操作は不要であって、確実に最少点に
マツチングをとるばかシでなく、周波数の極めて高いＶ
Ｉ（Ｆ帯で使用することが可能であって１　しかも回路
溝列が簡潔であるオートアンテナチューナ回路を猥供す
ることが出来る。

【図面の簡単な説明】

第１図は従来のオートアンテナチューナ回路の構成を示
すブロック図であって、第２図は本発明のオートアンテ
ナチューナ回路の構成を示すプロ、り図である。 ｌ・・・電圧′電流検出回路、２・・・マツチング回路
、３・・・位相比較回路、４・・・検波回路、５・・・
マツチング制御回路、６・・・電圧電流比判定回路、７
・・・反射波検出回路、８・・・パワー検出回路、９・
・・マツチング判定ライン、ｌＯ・・・ＣｐＵ、１１・
・・ピーク検出回路、１２・・・マツチングコントロー
ル回路、Ｑｌ・・・ＦＥＴ５　Ｒｓ　＋　Ｒｚ　ｒ　Ｒ
ｓ　＊　Ｒ４ｗ　Ｒｓ・・・固定抵抗、ＣＩ　・Ｃ２°
°°コンデンサ、ＤＩ・・・ツェナーダイオード、Ｄ、
・・・ダイオード。 特許出願人　八重洲無線株式会社 第　１　図

Claims (1)

【特許請求の範囲】
1. アンテナへ結線する出力側とトランクーパの送信部等へ
   結線する入力側との間に、反射波検出回路とマツチング
   回路およびパワー検出回路とを縦続結線して挿入し、反
   射波検出回路の他の出力側をＦＥＴのダート側にまたパ
   ワー検出回路の他の出力側を該ＦＥＴのドレイン側へ結
   線すると共に、該結線個所と接地間にはツェナーダイオ
   ードを介在させて、該ドレインよシマ、チング判定ライ
   ンを介してピーク検出機能とマツチング回路コントロー
   ル機能とを有するＣＰＵへ結線し、該ＣＰＵと前記＝・
   チング回路の制御人力１１＋１　、！：　ｔ−結線して
   ・−・チングが大きくずれている場合には反射電圧が大
   きいのでＦＥＴはＯＮ状態となシ、ＦＥＴのドレイン電
   圧、（マツチング判定ライン屯田〕はパワー検出電圧に
   依存するのでパワー検出′亀圧が１妬くなるよ、うにマ
   ツチング回路を動作させ、マツチングがとれてノクワー
   電圧が増加するとツェナーダイオードによってｔ４ワー
   検出電圧は一定とすると共に、反射波電圧を最少とする
   ようにＣＰＵでコントロールすることを特徴とするオー
   トアンテナチューナ回路。