JPS6089118A - 比較回路 - Google Patents
比較回路Info
- Publication number
- JPS6089118A JPS6089118A JP59195648A JP19564884A JPS6089118A JP S6089118 A JPS6089118 A JP S6089118A JP 59195648 A JP59195648 A JP 59195648A JP 19564884 A JP19564884 A JP 19564884A JP S6089118 A JPS6089118 A JP S6089118A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- coupled
- collector
- input
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 235000007516 Chrysanthemum Nutrition 0.000 description 1
- 244000189548 Chrysanthemum x morifolium Species 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
- G01R19/16557—Logic probes, i.e. circuits indicating logic state (high, low, O)
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の背景
本発明は、一般的には比較回路に関するものであシ、よ
シ詳細には、その入力端子の適当な１個に所定大きさく
振幅： ｍａｇｎｉｔｕｄｅ ）の電圧が現われない限
り、供給電流を取出さない比較回路に関するものである
。
シ詳細には、その入力端子の適当な１個に所定大きさく
振幅： ｍａｇｎｉｔｕｄｅ ）の電圧が現われない限
り、供給電流を取出さない比較回路に関するものである
。
自動車製造者は、非常に伝統的な個別配線配置に対抗し
て多重配線構成を使用する傾向にあることは周知である
。これは、必要な配線及び接続量を減少させるのみなら
ず、壕だ修理する労働を減少し、長期間の信頼性を改善
する。
て多重配線構成を使用する傾向にあることは周知である
。これは、必要な配線及び接続量を減少させるのみなら
ず、壕だ修理する労働を減少し、長期間の信頼性を改善
する。
更に、自動車産業は、診断の必要性を認識している。即
ち、例えば、ランプが断線しているが又は短絡している
場合、ランプが断線していることを検知し、自動車の運
転者に直ちに通報する車載コンピュータの能力を認識し
ている。従って、多重配線システムは、各要素（例えば
ランプ）の情報を検知し、この情報を分配することを可
能にする回路を具えなければならない。
ち、例えば、ランプが断線しているが又は短絡している
場合、ランプが断線していることを検知し、自動車の運
転者に直ちに通報する車載コンピュータの能力を認識し
ている。従って、多重配線システムは、各要素（例えば
ランプ）の情報を検知し、この情報を分配することを可
能にする回路を具えなければならない。
比較回路が、データ・ジス上のデータを検知するのに使
用されることは、よく知られている。比較器は、データ
・ブスの電圧が所定しきい値に達する時に作動する。代
表的な比較回路は、差動対のトランジスタを具え、その
第１トランジスタは、制御電極を、しきい値電圧をセ゛
ッ卜する分圧器回路に接続させている。第２トランジス
タは、制御電極を検知される電圧に接続させている。あ
いにく、このよく知られた回路は、分圧器及び差動対に
、たえず供給電流を引き込む。かような回路は、点火キ
ーがオフの場合でも、電池（ｂａｔｔｅｒｙ）を積載し
ているから、自動車の目的には不適当である。
用されることは、よく知られている。比較器は、データ
・ブスの電圧が所定しきい値に達する時に作動する。代
表的な比較回路は、差動対のトランジスタを具え、その
第１トランジスタは、制御電極を、しきい値電圧をセ゛
ッ卜する分圧器回路に接続させている。第２トランジス
タは、制御電極を検知される電圧に接続させている。あ
いにく、このよく知られた回路は、分圧器及び差動対に
、たえず供給電流を引き込む。かような回路は、点火キ
ーがオフの場合でも、電池（ｂａｔｔｅｒｙ）を積載し
ているから、自動車の目的には不適当である。
発明の要約・
本発明の目的は、改良され、た比較回路を提供すること
である。
である。
本発明の更に他の目的は、自動車制御システムにおいて
多重配線構成による情報を検知する比較回路を提供する
ことである。
多重配線構成による情報を検知する比較回路を提供する
ことである。
本発明の更千他の目的は、情報が検知されるまで、バッ
テリー電流を引き出すことなく、情報用のデータ・ブス
を監視する比較回路を提供することである。
テリー電流を引き出すことなく、情報用のデータ・ブス
を監視する比較回路を提供することである。
本発明のさらに他の目的は、高速で、電力消費が少なく
、用途が広く、安価である改良された比較回路を提供す
ることである。
、用途が広く、安価である改良された比較回路を提供す
ることである。
本発明の広い局面によれば、入力信号が所定しきい値に
達する時に検知するだめの比較回路が与えられておシ、
比較回路は、ベース、エミッタ及びコレクタ端子を有し
、ベース端子は入力信号を監視するように結合されてい
る入力トランジスタ手段を具える。インピーダンス手段
は、入力トランジスタのエミッタ及びコレクタ端子に結
合され、しきい値を選択的に変化させる。スイッチング
・トランジスタ手段は、ベース、エミッタ及びコレクタ
端子を有し、ベースは入力信号に結合され、エミッタは
入力トランジスタ手段のコレクタに結合され、スイッチ
ング・トランジスタは、入力トランジスタ手段が飽和す
る時ターン・オンする。
達する時に検知するだめの比較回路が与えられておシ、
比較回路は、ベース、エミッタ及びコレクタ端子を有し
、ベース端子は入力信号を監視するように結合されてい
る入力トランジスタ手段を具える。インピーダンス手段
は、入力トランジスタのエミッタ及びコレクタ端子に結
合され、しきい値を選択的に変化させる。スイッチング
・トランジスタ手段は、ベース、エミッタ及びコレクタ
端子を有し、ベースは入力信号に結合され、エミッタは
入力トランジスタ手段のコレクタに結合され、スイッチ
ング・トランジスタは、入力トランジスタ手段が飽和す
る時ターン・オンする。
出力回路手段は、スイッチング・トランジスタ手段のコ
レクタに結合され、それに応答する。
レクタに結合され、それに応答する。
本発明の前述の目的及び他の目的、特徴及び利点は、添
付図面に関連して行なわれる次の詳細な説明からよシ明
確に理解されるであろう。
付図面に関連して行なわれる次の詳細な説明からよシ明
確に理解されるであろう。
好ましい実施例の説明
第１図は、一般的に１０と表示される差動トランジスタ
段及び一般的に１２と表示される出力段を具える代表的
比較回路の概略図である。第１及び第２抵抗１４ 、１
６は、第１．第２供給電圧源（この場合は、ｖｃｃ及び
接地）の間に分圧器として結合され、トランジスタ１８
のベースにおいてしきい値電圧を設定する。比較回路に
より監視される未知の入力電圧（ｖ■Ｎ）は、トランジ
スタ２ｏのベースに結合される。トランジスタ１８及び
２０は、それらエミッタを一緒に結合し、かつ電流源２
２を介してＶＣＣに結合させたＰＮＰ ）ランジスタと
して図示されている。トランジスタ２０のコレクタは、
接地に結合され、トランジスタ１８のコレクタは、ＮＰ
Ｎ出カトランジスタ２４のベース及び抵抗２６を介し接
地へ結合される。トランジスタ２４のエミッタは接地に
結合され、他方、そのコレクタは抵抗２５を介しＶＣＣ
に及び出力端子２６に結合される。
段及び一般的に１２と表示される出力段を具える代表的
比較回路の概略図である。第１及び第２抵抗１４ 、１
６は、第１．第２供給電圧源（この場合は、ｖｃｃ及び
接地）の間に分圧器として結合され、トランジスタ１８
のベースにおいてしきい値電圧を設定する。比較回路に
より監視される未知の入力電圧（ｖ■Ｎ）は、トランジ
スタ２ｏのベースに結合される。トランジスタ１８及び
２０は、それらエミッタを一緒に結合し、かつ電流源２
２を介してＶＣＣに結合させたＰＮＰ ）ランジスタと
して図示されている。トランジスタ２０のコレクタは、
接地に結合され、トランジスタ１８のコレクタは、ＮＰ
Ｎ出カトランジスタ２４のベース及び抵抗２６を介し接
地へ結合される。トランジスタ２４のエミッタは接地に
結合され、他方、そのコレクタは抵抗２５を介しＶＣＣ
に及び出力端子２６に結合される。
第１図に図示される回路は、周知の事項に従って動作す
る。即ち、入力電圧ＶＩＮが、トランジスタ１８のベー
スに現われるしきい値電圧以下に降下する場合、電流源
２２によシ供給されるよシ多くの電流がトランジスタ２
０を流れ、トランジスタ１８を流れる電流は少なくなシ
、トランジスタ１８を遮断する。トランジスタ１８がオ
フになれば、トランジスタ２４０ベースに対してベース
駆動は供給されず、トランジスタ２４をまたオフに保つ
。トランジスタ２４がオフになれば、出力端子２６に現
われる電圧は高（ｈｉｇｈ）になるであろう。
る。即ち、入力電圧ＶＩＮが、トランジスタ１８のベー
スに現われるしきい値電圧以下に降下する場合、電流源
２２によシ供給されるよシ多くの電流がトランジスタ２
０を流れ、トランジスタ１８を流れる電流は少なくなシ
、トランジスタ１８を遮断する。トランジスタ１８がオ
フになれば、トランジスタ２４０ベースに対してベース
駆動は供給されず、トランジスタ２４をまたオフに保つ
。トランジスタ２４がオフになれば、出力端子２６に現
われる電圧は高（ｈｉｇｈ）になるであろう。
これに反し、若し、入力電圧ＶＩＮが、トランジスタ１
８のベースに現われるしきい値電圧より上昇するとすれ
ば、トランジスタ１８はオンを保ち、トランジスタ２４
のベースにペース駆動（ｄｒｉｖｅ）を供給し、トラン
ジスタ２４をターン・オンするであろう。トランジスタ
２４がオンになれば、出力端子２６に現われる電圧は降
下するであろう。
８のベースに現われるしきい値電圧より上昇するとすれ
ば、トランジスタ１８はオンを保ち、トランジスタ２４
のベースにペース駆動（ｄｒｉｖｅ）を供給し、トラン
ジスタ２４をターン・オンするであろう。トランジスタ
２４がオンになれば、出力端子２６に現われる電圧は降
下するであろう。
あいにく、第１図に図示される回路は、前に説明した欠
点によシなやまされる。即ち本回路は、分圧器対（ｐａ
ｉｒ） （抵抗１４及び１６）及び差動対（トランジス
タ１８及び２０）の両方において、常時電力を消費する
（すなわち供給電流を取出す）。
点によシなやまされる。即ち本回路は、分圧器対（ｐａ
ｉｒ） （抵抗１４及び１６）及び差動対（トランジス
タ１８及び２０）の両方において、常時電力を消費する
（すなわち供給電流を取出す）。
第２図に図示する回路は、第１図の比較回路に関連する
問題を解決する。監視される未知の入力電圧（ＶＩＮ）
は、ＰＮＰ入力トランジスタ２８のベース及びＰＮＰス
イッチング・トランジスタ３０のベース′ に結合され
る。トランジスタ２８のエミッタは、抵抗３２を介しＶ
ＣＣに結合され、他方、そのコレクタは抵抗あを介し接
地に結合される。トランジスタ２８のコレクタは、また
、トランジスタ園のエミッタに結合される。
問題を解決する。監視される未知の入力電圧（ＶＩＮ）
は、ＰＮＰ入力トランジスタ２８のベース及びＰＮＰス
イッチング・トランジスタ３０のベース′ に結合され
る。トランジスタ２８のエミッタは、抵抗３２を介しＶ
ＣＣに結合され、他方、そのコレクタは抵抗あを介し接
地に結合される。トランジスタ２８のコレクタは、また
、トランジスタ園のエミッタに結合される。
トランジスタ園のコレクタは、ＮＰＮ出力トランジスタ
Ｉのベースに及び抵抗あを介し接地に結合される。出力
トランジスタあは、エミッタを接地に接続させ、コレク
タを抵抗３７を介しＶＣＣに結合させ、かつ電圧（ＶＯ
ＵＴ）が現われる出力端子４０に結合させる。
Ｉのベースに及び抵抗あを介し接地に結合される。出力
トランジスタあは、エミッタを接地に接続させ、コレク
タを抵抗３７を介しＶＣＣに結合させ、かつ電圧（ＶＯ
ＵＴ）が現われる出力端子４０に結合させる。
この回路は、次のとおり動作する。回路のしきい値電圧
、それは、トランジスタ四が飽和する電圧であるが、供
給電圧の数分の−に相当し、適当な基準化（ｓｃａｌｉ
ｎｇ）抵抗３２ 、３４によシ設定される。
、それは、トランジスタ四が飽和する電圧であるが、供
給電圧の数分の−に相当し、適当な基準化（ｓｃａｌｉ
ｎｇ）抵抗３２ 、３４によシ設定される。
論議のために、しきい値電圧は供給電圧ＶＣＣの４に等
しいと仮定しよう。
しいと仮定しよう。
若し、まづ最初に、入力電圧ＶＩＮがｖＣＣに等しいと
仮定すれば、トランジスタ２８及び３０はともに、オフ
を保持することは明らかである。トランジスタ２８及び
３０がオフであれば、ベース駆動はトランジスタ３診−
スに供給されず、トランジスタ加はまたオフを保持する
。かくして、回路のどの抵抗にも電圧降下は存在せず、
従って電力消費もない。
仮定すれば、トランジスタ２８及び３０はともに、オフ
を保持することは明らかである。トランジスタ２８及び
３０がオフであれば、ベース駆動はトランジスタ３診−
スに供給されず、トランジスタ加はまたオフを保持する
。かくして、回路のどの抵抗にも電圧降下は存在せず、
従って電力消費もない。
例えば、若し、点弧（ｉｇｎｉｔｉｏｎ）がターンオン
され、ＶＩＮが所望のしきい値（即ちＶｃｃ／２）に降
下したとすれば、トランジスタ２８は、入力電圧ＶＩＮ
が降下するにつれ、ゆつくシとターンオンを開始するで
あろう。ＶＩＮがＶｃｃ／２に到達すれば、トランジス
タ測は飽和の縁にあるであろう。ＶＩＮがさらに少し降
下すれば、トランジスタ２８は飽和するであろう。トラ
ンジスタ２８が飽和になる時、トランジスタ２８のコレ
クターベース接合は順方向バイアス（即ちターンオン）
される。それ故トランジスタ３０のコレクターベース接
合は順方向バイアスされるべきであり、その順方向バイ
アスは、トランジスタ３０もまたオンされることを意味
する。異なる云い方をすれば、トランジスタ３０のエミ
ッターベース接合を作成する接合は、トランジスタ２８
のベース・コレクタ接合と並列である。かくして、トラ
ンジスタ２８のベース−コレクタ接合がオンの時は、ト
ランジスタ３０のエミッターペース接合モまたオンにな
らなければならない。
され、ＶＩＮが所望のしきい値（即ちＶｃｃ／２）に降
下したとすれば、トランジスタ２８は、入力電圧ＶＩＮ
が降下するにつれ、ゆつくシとターンオンを開始するで
あろう。ＶＩＮがＶｃｃ／２に到達すれば、トランジス
タ測は飽和の縁にあるであろう。ＶＩＮがさらに少し降
下すれば、トランジスタ２８は飽和するであろう。トラ
ンジスタ２８が飽和になる時、トランジスタ２８のコレ
クターベース接合は順方向バイアス（即ちターンオン）
される。それ故トランジスタ３０のコレクターベース接
合は順方向バイアスされるべきであり、その順方向バイ
アスは、トランジスタ３０もまたオンされることを意味
する。異なる云い方をすれば、トランジスタ３０のエミ
ッターベース接合を作成する接合は、トランジスタ２８
のベース・コレクタ接合と並列である。かくして、トラ
ンジスタ２８のベース−コレクタ接合がオンの時は、ト
ランジスタ３０のエミッターペース接合モまたオンにな
らなければならない。
トランジスタ３０がターンオンの時は、ペース駆動は、
トランジスタ３０のコレクタを経由してトランジスタＩ
のベースに供給し、トランジスタ３６をターンオンさせ
る。トランジスタあがターンオンすれば、出力端子４０
に現われる電圧は降下するであろう。
トランジスタ３０のコレクタを経由してトランジスタＩ
のベースに供給し、トランジスタ３６をターンオンさせ
る。トランジスタあがターンオンすれば、出力端子４０
に現われる電圧は降下するであろう。
若し、その回路が集積回路の形式で実行されるとしたら
、トランジスタ２８及び３０は、同一のエピタキシャル
領域に構成しうろことに注目することは興味おることで
ある。更に、トランジスタ３０は、構造的には、トラン
ジスタ２８の周囲のＰ ＩＪソングして実行出来るであ
ろう。
、トランジスタ２８及び３０は、同一のエピタキシャル
領域に構成しうろことに注目することは興味おることで
ある。更に、トランジスタ３０は、構造的には、トラン
ジスタ２８の周囲のＰ ＩＪソングして実行出来るであ
ろう。
前述の如く、入力電圧は、比較器が作動する前に、Ｖｃ
ｃ／２よシ少し降下しなければならない。例えば、若し
、正確に供給電圧の４にて作動する零温度係数の比較器
を得ることが望ましいなら、抵抗あと直列に２個のダイ
オードを配置し、抵抗３４の抵抗値を抵抗３２の抵抗と
等しくする必要があるであろう。
ｃ／２よシ少し降下しなければならない。例えば、若し
、正確に供給電圧の４にて作動する零温度係数の比較器
を得ることが望ましいなら、抵抗あと直列に２個のダイ
オードを配置し、抵抗３４の抵抗値を抵抗３２の抵抗と
等しくする必要があるであろう。
以上の説明は、実施例によってのみ与えられたものであ
る。形式や詳細部分の変更は、添付特許請求の範囲に規
定される如く、本発明の範囲を逸脱することなく商業技
術者によってなされるであろう。
る。形式や詳細部分の変更は、添付特許請求の範囲に規
定される如く、本発明の範囲を逸脱することなく商業技
術者によってなされるであろう。
第１図は、先行技術にもとづく周知の比較回路の概略図
である。 第２図は、本発明の比較回路の概略図である。 第２図において、 邪はＰＮＰ入力トランジスタ、３０はＰＮＰスイッチン
グ・トランジスタ、３２ 、３４ 、３７ 、３８は抵
抗、菊はＮＰＮ出力トランジスタ。 特許出願人 モトローラ・インコーボレーテツド代理人
弁理士 玉 蟲 久 五 部 Ｆ’ＩＣ，１
である。 第２図は、本発明の比較回路の概略図である。 第２図において、 邪はＰＮＰ入力トランジスタ、３０はＰＮＰスイッチン
グ・トランジスタ、３２ 、３４ 、３７ 、３８は抵
抗、菊はＮＰＮ出力トランジスタ。 特許出願人 モトローラ・インコーボレーテツド代理人
弁理士 玉 蟲 久 五 部 Ｆ’ＩＣ，１
Claims (1)
- 【特許請求の範囲】 １、 入力信号が所定のしきい値に到達するのを検知す
る比較回路にして、 ベース、エミッタ及びコレクタ端子を有シ、ペース端子
は入力信号を監視するように結合される入力トランジス
タ手段、 前記入力トランジスタのエミッタ及びコレクタ端子に結
合され、前記しきい値を選択的に変化させるインピーダ
ンス手段、 ベース、エミッタ及びコレクタ端子を有し、該ベース端
子は入力イｇ号に結合され、前記エミッタ端子は前記入
力トランジスタ手段のコレクタに結合され、前記入力ト
ランジスタ手段が飽和する時ターンオンするスイッチン
グトランジスタ手段、前記スイッチングトランジスタの
コレクタに結合され、それに応答する出力回路手段、を
具える比較回路。 λ 前記入力トランジスタ手段は、ＰＮＰ）ランジスタ
を具え、前記インピーダンス手段は、前記第１ ＰＮＰ
）ランジスタと第１供給電圧源との間に結合される第
１抵抗と、前記入力トランジスタ手段のコレクタと第２
供給電圧源との間に結合される第２抵抗とを具える、前
記特許請求の範囲第１項記載の比較回路。 ３、 前記スイッチングトランジスタは、第２ＰＮＰ
）ランジスタを具える前記特許請求の範囲第２項記載の
比較回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/538,619 US4542303A (en) | 1983-10-03 | 1983-10-03 | Comparator circuit |
| US538619 | 1983-10-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6089118A true JPS6089118A (ja) | 1985-05-20 |
Family
ID=24147682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59195648A Pending JPS6089118A (ja) | 1983-10-03 | 1984-09-18 | 比較回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4542303A (ja) |
| EP (1) | EP0140124A1 (ja) |
| JP (1) | JPS6089118A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4902913A (en) * | 1988-07-01 | 1990-02-20 | American Telephone And Telegraph Company | Analog comparator |
| ES2077594T3 (es) * | 1990-02-13 | 1995-12-01 | Siemens Ag | Circuito comparador. |
| KR0132756B1 (ko) * | 1993-03-15 | 1998-04-16 | 원본미기재 | 이씨엘(ecl) 회로의 번인 방법 및 장치 |
| AU2003282290A1 (en) * | 2002-10-18 | 2004-05-04 | Thomson Licensing S.A. | Bus controlled power switch |
| TWM318147U (en) * | 2007-01-10 | 2007-09-01 | Cheng Uei Prec Ind Co Ltd | A switch control circuit for external hard disk |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2309084A1 (fr) * | 1975-04-22 | 1976-11-19 | Radiotechnique Compelec | Dispositif a seuils pour circuits logiques integres |
-
1983
- 1983-10-03 US US06/538,619 patent/US4542303A/en not_active Expired - Fee Related
-
1984
- 1984-09-18 EP EP84111112A patent/EP0140124A1/en not_active Ceased
- 1984-09-18 JP JP59195648A patent/JPS6089118A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0140124A1 (en) | 1985-05-08 |
| US4542303A (en) | 1985-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4808907A (en) | Current regulator and method | |
| JPS60501035A (ja) | 低減した入力バイアス電流を有する比較器回路 | |
| JPS6089118A (ja) | 比較回路 | |
| KR920009548B1 (ko) | 전류원 장치 | |
| US4937515A (en) | Low supply voltage current mirror circuit | |
| US4514648A (en) | Current sense circuit for a bubble memory voltage booster | |
| US4506176A (en) | Comparator circuit | |
| US4786855A (en) | Regulator for current source transistor bias voltage | |
| JPH02244804A (ja) | 負荷接続状態検出回路 | |
| US20050007094A1 (en) | Two wire hall device output detection circuit | |
| JP3605237B2 (ja) | モニタ出力回路 | |
| JPH0648280B2 (ja) | 電流検出回路 | |
| JP2604497B2 (ja) | 複数出力電源回路 | |
| JPH0352031Y2 (ja) | ||
| JPH0425210A (ja) | 出力電圧制御回路 | |
| KR940002235Y1 (ko) | 고주파용 차동 증폭기 | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JPH0326678Y2 (ja) | ||
| KR920007127Y1 (ko) | 드롭아웃 검출회로 | |
| JPS6016022Y2 (ja) | ラツチングリレ−駆動回路 | |
| JP3438351B2 (ja) | ミューティング回路 | |
| JPS61166614A (ja) | 定電流回路 | |
| JP2797621B2 (ja) | コンパレータ回路 | |
| JP2800204B2 (ja) | バイアス回路 | |
| JPH02195720A (ja) | インターフェイス回路 |