JPS608966A - シリアルインタフエイス制御装置 - Google Patents
シリアルインタフエイス制御装置Info
- Publication number
- JPS608966A JPS608966A JP58117332A JP11733283A JPS608966A JP S608966 A JPS608966 A JP S608966A JP 58117332 A JP58117332 A JP 58117332A JP 11733283 A JP11733283 A JP 11733283A JP S608966 A JPS608966 A JP S608966A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- work station
- workstation
- converter
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明はワークステーションをいもづる式に接続したシ
リアルインターフェイスポートの制御装置に関する。
リアルインターフェイスポートの制御装置に関する。
（２）従来技術と問題点
従来ワークステーション（ディスプレイ等）の制御は、
アクソチメントからステーションに対してポーリングを
行なうことによりステーションの状態を検出しているた
め、あるステーションからの入力があってもポーリング
を行なわなければ、中央処理へデータの入力が通知され
ない。このため従来方式では、パラレル／シリアル変換
器（以下Ｐ／Ｓ変換器と称す）、シリアル／パラレル変
換器（以下Ｓ／Ｐ変換器と称す）が１組しかないため、
ある特定のステーションへの、又はからの大容量のデー
タ転送が行なわれると、他のステーションに対するポー
リングが行なえないため応答性の低下を避けられないと
ともに、他のステーションに対するポーリングを行なう
ために、特定のステーションとのデータ転送を中断する
などで、転送効率を低下させるという欠点があった。
アクソチメントからステーションに対してポーリングを
行なうことによりステーションの状態を検出しているた
め、あるステーションからの入力があってもポーリング
を行なわなければ、中央処理へデータの入力が通知され
ない。このため従来方式では、パラレル／シリアル変換
器（以下Ｐ／Ｓ変換器と称す）、シリアル／パラレル変
換器（以下Ｓ／Ｐ変換器と称す）が１組しかないため、
ある特定のステーションへの、又はからの大容量のデー
タ転送が行なわれると、他のステーションに対するポー
リングが行なえないため応答性の低下を避けられないと
ともに、他のステーションに対するポーリングを行なう
ために、特定のステーションとのデータ転送を中断する
などで、転送効率を低下させるという欠点があった。
（３）発明の目的
本発明は前記欠点を解消して、ワークステーションの応
答性と、転送効率を向上することを目的とする。
答性と、転送効率を向上することを目的とする。
（４）発明の構成
該目的はポーリングによりワークステーションを制御す
るワークステーション制御回路と、２組のシリアル／パ
ラレル変換器とパラレル／シリアル変換器を切り換え制
御してシリアルデータをワークステーションへ転送する
転送回路と、メモリとワークステーション間のデータ転
送を行なうダイレクトメモリアクセス制御回路から構成
されることを特徴とするシリアルインクフェイス制御回
路により達成される。
るワークステーション制御回路と、２組のシリアル／パ
ラレル変換器とパラレル／シリアル変換器を切り換え制
御してシリアルデータをワークステーションへ転送する
転送回路と、メモリとワークステーション間のデータ転
送を行なうダイレクトメモリアクセス制御回路から構成
されることを特徴とするシリアルインクフェイス制御回
路により達成される。
（５）発明の実施例
以下図面を参照しつつ本発明の詳細な説明する。
図は本発明の一実施例を示す全体機能ブロック図である
。
。
図において、１．３はＰ／Ｓ変換器（パラレル／シリア
ル変換器）、２．４はＳ／Ｐ変換器（シリアル／パラレ
ル変換器）５，６は転送回路、９はワークステーション
制御回路、１０はＤＭＡ制御回路（ダイレクトメモリア
クセス制御回路）。
ル変換器）、２．４はＳ／Ｐ変換器（シリアル／パラレ
ル変換器）５，６は転送回路、９はワークステーション
制御回路、１０はＤＭＡ制御回路（ダイレクトメモリア
クセス制御回路）。
１１はメモリ、１２は５ＥＬ（セレクター）、１３．１
４はボー＋−，ＤＶはドライバ、ＲＶはレシーバ、Ａ〜
Ｆはワークステージジン（ディスプレイ）である。
４はボー＋−，ＤＶはドライバ、ＲＶはレシーバ、Ａ〜
Ｆはワークステージジン（ディスプレイ）である。
さて、ワークステーション制御回路９はボート１３．１
４に接続されているワークステーション。
４に接続されているワークステーション。
Ａ−Ｆに対して順々にポーリングを行なう。例えばワー
クステーションＡからデータ転送要求があった場合、該
ワークステーション制御回路９はポーリングによる該デ
ータ転送要求を検出し、データ転送の準備を行なうとと
もに、転送回路５の５ＥＬ１２を切り換えてポート１３
のＤＶ、ＲＶを各々Ｐ／Ｓ変換器３．Ｓ／Ｐ変換器４に
接続し、ボート１３の制御をＤＭＡ制御回路１０に渡す
。
クステーションＡからデータ転送要求があった場合、該
ワークステーション制御回路９はポーリングによる該デ
ータ転送要求を検出し、データ転送の準備を行なうとと
もに、転送回路５の５ＥＬ１２を切り換えてポート１３
のＤＶ、ＲＶを各々Ｐ／Ｓ変換器３．Ｓ／Ｐ変換器４に
接続し、ボート１３の制御をＤＭＡ制御回路１０に渡す
。
該ＤＭＡ制御回路１０は、メモリ１１とのＤＭＡ転送（
ダイレクトメモリアクセス転送）を行ないつつ、ワーク
ステーションＡとのデータ転送を行なう。同時にワーク
ステーション制御回路９は、ワークステーション、Ｄ−
Ｆに対してポーリングを行ない、各々のワークステーシ
ョンの状態（例えば報告データ保持、障害情報等）を検
出する。
ダイレクトメモリアクセス転送）を行ないつつ、ワーク
ステーションＡとのデータ転送を行なう。同時にワーク
ステーション制御回路９は、ワークステーション、Ｄ−
Ｆに対してポーリングを行ない、各々のワークステーシ
ョンの状態（例えば報告データ保持、障害情報等）を検
出する。
ワークステーションＡとのデータ転送が終了すると、Ｄ
ＭＡ制御回路１０はポート１３の制御をワークステーシ
ョン制御回路９に戻し、該ワークステーション制御回路
９は、転送回路５のＳＥＬ １２を切り換えて、ボート
１３のＤＶ、ＲＶを各々Ｐ／Ｓ変換器１．Ｓ／Ｐ変換器
２に接続し、ワークステーション、Ａ〜Ｆのポーリング
を行なう。
ＭＡ制御回路１０はポート１３の制御をワークステーシ
ョン制御回路９に戻し、該ワークステーション制御回路
９は、転送回路５のＳＥＬ １２を切り換えて、ボート
１３のＤＶ、ＲＶを各々Ｐ／Ｓ変換器１．Ｓ／Ｐ変換器
２に接続し、ワークステーション、Ａ〜Ｆのポーリング
を行なう。
（６）発明の詳細
な説明したように、本発明によると、特定のワークステ
ーションとのデータ転送を行ないながら、他のワークス
テーションに対するポーリングが行なえるため、ワーク
ステーションの応答性を損なわずに、大容量のデータを
効率よく転送できる。
ーションとのデータ転送を行ないながら、他のワークス
テーションに対するポーリングが行なえるため、ワーク
ステーションの応答性を損なわずに、大容量のデータを
効率よく転送できる。
図は本発明の一実施例を示す全体機能ブロック図である
。 記号の説明、■、３はＰ／Ｓ変換器（パラレル／シリア
ル変換器）、２．４はＳ／Ｐ変換器（シリアル／パラレ
ル変換器）、５．６は転送回路。 ９はワークステーション制御回路、１０はＤＭＡ制御回
路（ダイレクトメモリアクセス制御回路）。 １１はメモリ、１２はＳＥＬ （セレクター）、１３．
１４はポート、ＤＶはドライバ、ＲＶはレシーバ、Ａ−
Ｆはワークステーション（ディスプレイ）。
。 記号の説明、■、３はＰ／Ｓ変換器（パラレル／シリア
ル変換器）、２．４はＳ／Ｐ変換器（シリアル／パラレ
ル変換器）、５．６は転送回路。 ９はワークステーション制御回路、１０はＤＭＡ制御回
路（ダイレクトメモリアクセス制御回路）。 １１はメモリ、１２はＳＥＬ （セレクター）、１３．
１４はポート、ＤＶはドライバ、ＲＶはレシーバ、Ａ−
Ｆはワークステーション（ディスプレイ）。
Claims (1)
- ポーリングによりワークステーションを制御するワーク
ステーション制御回路と、２組のシリアル／パラレル変
換器とパラレル／シリアル変換器を切り換え制御してシ
リアルデータをワークステーションへ転送する転送回路
と、メモリとワークステーション間のデータ転送を行な
うダイレクトメモリアクセス制御回路から構成されるこ
とを特徴とするシリアルインタフェイス制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58117332A JPS608966A (ja) | 1983-06-29 | 1983-06-29 | シリアルインタフエイス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58117332A JPS608966A (ja) | 1983-06-29 | 1983-06-29 | シリアルインタフエイス制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS608966A true JPS608966A (ja) | 1985-01-17 |
Family
ID=14709106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58117332A Pending JPS608966A (ja) | 1983-06-29 | 1983-06-29 | シリアルインタフエイス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS608966A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02132944A (ja) * | 1988-11-14 | 1990-05-22 | Toshiba Corp | データ伝送方式 |
| US5485259A (en) * | 1993-07-19 | 1996-01-16 | Fuji Xerox Co., Ltd. | Fusing device |
| US5619315A (en) * | 1993-12-29 | 1997-04-08 | Fuji Xerox Co., Ltd. | Fixing apparatus using a coated elastic member for use in an image forming apparatus |
-
1983
- 1983-06-29 JP JP58117332A patent/JPS608966A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02132944A (ja) * | 1988-11-14 | 1990-05-22 | Toshiba Corp | データ伝送方式 |
| US5485259A (en) * | 1993-07-19 | 1996-01-16 | Fuji Xerox Co., Ltd. | Fusing device |
| US5619315A (en) * | 1993-12-29 | 1997-04-08 | Fuji Xerox Co., Ltd. | Fixing apparatus using a coated elastic member for use in an image forming apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS608966A (ja) | シリアルインタフエイス制御装置 | |
| CN212324117U (zh) | 一种rs485总线多主机竞争切换系统 | |
| JPS60194647A (ja) | デ−タ伝送システム | |
| JPS6221462B2 (ja) | ||
| CN223513532U (zh) | 一种kvm多主机共享网络防掉线系统 | |
| JPS615361A (ja) | 通信インタフエイス回路 | |
| JP2564550B2 (ja) | 統合交換機 | |
| JPS60196866A (ja) | デ−タ処理装置 | |
| JPH02299055A (ja) | マルチバス構成装置間の情報転送方式 | |
| JPH04301945A (ja) | 高効率マルチキャスト方式 | |
| JPS6336533B2 (ja) | ||
| JP2550273Y2 (ja) | 通信装置 | |
| CN117992386A (zh) | 基于pcie总线的信号处理模块灵活配置的方法及设备 | |
| CN117148703A (zh) | 基于三模冗余can控制器的can链路控制方法和系统 | |
| JPH04148262A (ja) | 同報転送装置 | |
| JPH05204878A (ja) | インタフェース制御システム | |
| JPH03167633A (ja) | 割り込みプログラム管理方法 | |
| JPS58134358A (ja) | プロセツサ制御方式 | |
| JPS62160540A (ja) | 二重化情報処理装置 | |
| JPS58201155A (ja) | 二重系監視方式 | |
| JPS6272047A (ja) | 端末システム | |
| JPH0433152A (ja) | バスシステム | |
| JPS61184645A (ja) | 割込制御方式 | |
| JPS60244138A (ja) | 通信制御用プロセツサ | |
| JPH08320842A (ja) | データ転送制御システム |