JPS609218A - パルス発生回路の駆動法 - Google Patents
パルス発生回路の駆動法Info
- Publication number
- JPS609218A JPS609218A JP11591883A JP11591883A JPS609218A JP S609218 A JPS609218 A JP S609218A JP 11591883 A JP11591883 A JP 11591883A JP 11591883 A JP11591883 A JP 11591883A JP S609218 A JPS609218 A JP S609218A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- driving
- constant current
- time
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/001—Arrangements for reducing power consumption in bipolar transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
- H03K19/0136—Modifications for accelerating switching in bipolar transistor circuits by means of a pull-up or down element
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はパルス゛電圧発生回路の駆動法に係り、特に、
低消費電力化を達成するに好適な駆動法に関する。
低消費電力化を達成するに好適な駆動法に関する。
一般に容量性負荷、例えば、圧電素子や放電ＦＡＸ用マ
ルチスタイラス、プラズマパネル等ハハルス状の電圧を
印加することにより駆動される。
ルチスタイラス、プラズマパネル等ハハルス状の電圧を
印加することにより駆動される。
これらの容量性負荷を駆動する場合には、立上りの速い
パルス電圧を印加することが好ましく、また、＾出力を
得るためには、その振幅が大きいほど良い。この要求を
満足し、高速応答性があり、Ａ！圧を発生することので
きるパルス発生回路として、第１図に示す回路が提案さ
れている（％開昭５８−２７４２７号）。図において２
０および３０は定゛電流回路であり、トランジスタ２１
゜２２および３１によって定゛電流回路が構成される。
パルス電圧を印加することが好ましく、また、＾出力を
得るためには、その振幅が大きいほど良い。この要求を
満足し、高速応答性があり、Ａ！圧を発生することので
きるパルス発生回路として、第１図に示す回路が提案さ
れている（％開昭５８−２７４２７号）。図において２
０および３０は定゛電流回路であり、トランジスタ２１
゜２２および３１によって定゛電流回路が構成される。
４０はインバータ回路で、入力端子１がらの入力ｉ１４
御信号を反転して定電流回路３ｏに加える。すなわち、
入力制御信号Ｃによって定゛電流回路２゜と３０が交互
に動作するように構成される。５゜は出力パルス信号Ｖ
。の電流容量を増すためのバンファ回路であり、トラン
ジスタ５１．５２で構成される。
御信号を反転して定電流回路３ｏに加える。すなわち、
入力制御信号Ｃによって定゛電流回路２゜と３０が交互
に動作するように構成される。５゜は出力パルス信号Ｖ
。の電流容量を増すためのバンファ回路であり、トラン
ジスタ５１．５２で構成される。
いま、入力制御端子１に１”レベルの信号ｃが与えられ
ると、定電流回路２０が動作する。すなわち、ライン２
３に定゛電流■１が流れ、同時に、ライン２４に電流工
、が流する。このとき、定電流回路３０はインバータ回
路４ｏＩ／）働きにより、しｆ断状態になっている。こ
のため、Ｉ２はライン５３を逃してトランジスタ５１の
ベースｔＲとなり、トランジスタ５１を駆動する。出力
端子２の電位は急激に電源電圧Ｖ８Ｓまで上昇する。
ると、定電流回路２０が動作する。すなわち、ライン２
３に定゛電流■１が流れ、同時に、ライン２４に電流工
、が流する。このとき、定電流回路３０はインバータ回
路４ｏＩ／）働きにより、しｆ断状態になっている。こ
のため、Ｉ２はライン５３を逃してトランジスタ５１の
ベースｔＲとなり、トランジスタ５１を駆動する。出力
端子２の電位は急激に電源電圧Ｖ８Ｓまで上昇する。
一方、入力端子１に０”レベルの信号Ｃが加えられると
、定電流回路２０ばしゃ断状態となり、定′ｔｈＬ流回
路３０は駆動し、ライン３４に定電流Ｉ３を流す。この
電流はライン５３を電流Ｉ２とは逆方向に流れ、トラン
ジスタ５２０ペース電流となる。出力電圧Ｖ。は、トラ
ンジスタ５２が駆動することによつで、′電流が引き抜
かれ、ＶｓｓがらグランドＶベルｌで低下テる。
、定電流回路２０ばしゃ断状態となり、定′ｔｈＬ流回
路３０は駆動し、ライン３４に定電流Ｉ３を流す。この
電流はライン５３を電流Ｉ２とは逆方向に流れ、トラン
ジスタ５２０ペース電流となる。出力電圧Ｖ。は、トラ
ンジスタ５２が駆動することによつで、′電流が引き抜
かれ、ＶｓｓがらグランドＶベルｌで低下テる。
以上述べた動作により、入力制御信号Ｃに応じた尚速、
尚′屯圧のパルスを発生する。
尚′屯圧のパルスを発生する。
第２図はこのときの入出カ′亀圧と各部のＩＪＬｔＮ、
の関係を示す。
の関係を示す。
同図において、出力′延圧■。は入力制御信号Ｃが″０
°′Ｖベルとなってから、なお時間ｔ、の間、出力を保
持している。このｔ、の存在は以下の点で不利となる。
°′Ｖベルとなってから、なお時間ｔ、の間、出力を保
持している。このｔ、の存在は以下の点で不利となる。
すなわち、
（１）出力パルス幅ｔｔ、以下Ｖこすることができず、
制御性が劣る。また、尚絢波駆動ができない。
制御性が劣る。また、尚絢波駆動ができない。
（２）時間ｔ、の間、回路に゛電流が流れ、′電力消費
が大となる。
が大となる。
本発明の目的は、高周波駆に通し、しかも、消費電力を
減ら丁ことのできる［動性を提供するにある。
減ら丁ことのできる［動性を提供するにある。
〔発明の１ａ要〕
本発明の要点は入力信号Ｃが″０″ノベルとなってから
出力信号■。が下がり始めるまでの時間１、が、インバ
ータ４０の蓄積時間と定電流回路２０に使用されている
トランジスタ２２の蓄積時間に依存していること、また
、負荷の放電時定数が出力電圧Ｖ。のパルス幅よりも十
分長いことを実験により確認し、”ａ’ｒ無くし回路の
消費電力を減少する手段として定電流回路２ｏと３０を
それぞれ時間の異なるパルスで駆動するにある。
出力信号■。が下がり始めるまでの時間１、が、インバ
ータ４０の蓄積時間と定電流回路２０に使用されている
トランジスタ２２の蓄積時間に依存していること、また
、負荷の放電時定数が出力電圧Ｖ。のパルス幅よりも十
分長いことを実験により確認し、”ａ’ｒ無くし回路の
消費電力を減少する手段として定電流回路２ｏと３０を
それぞれ時間の異なるパルスで駆動するにある。
本発明の駆動法の基本構成を第３図に示す。定電流回路
２０は第１の入力端子１ｏに加わる信号ａによって駆動
され、定電流回路３０は第２の入力端子１１に与えられ
る信号すによって駆動され、入力信号ａ、ｂは第４図に
示すタイミングで与えらｔしる。入力ａのパルス幅ｔａ
ｉ、 ここに、■、ｏ：足電流回路２０の定電流値Ｃ：負荷３
の静電容量 入力すは入力ａが印加された後、所望する出力パルス幅
【得る時間ｔ０後に、（２）式で定まる時間１、以上の
パルス幅ｔｂを持った信号とする。
２０は第１の入力端子１ｏに加わる信号ａによって駆動
され、定電流回路３０は第２の入力端子１１に与えられ
る信号すによって駆動され、入力信号ａ、ｂは第４図に
示すタイミングで与えらｔしる。入力ａのパルス幅ｔａ
ｉ、 ここに、■、ｏ：足電流回路２０の定電流値Ｃ：負荷３
の静電容量 入力すは入力ａが印加された後、所望する出力パルス幅
【得る時間ｔ０後に、（２）式で定まる時間１、以上の
パルス幅ｔｂを持った信号とする。
いま、信号ａが入力端子に加わると定電流回路２０が駆
動し、谷鉦負荷Ｃが定電流回路２０からの定電流Ｉ、Ｏ
により、時間ｔ 、 ＝ （ＣＶｓｓ ／ Ｉｔｏ ）
内にチャージされる。チャージ後、定電流回路２０はし
ゃ断される。所望の出力パルス幅を得る時間ｔ０の間、
定゛電流回路２０．３０はし堂断さノ′１．ているので
回路内の電力消費は零にできる。また、この間、出力■
。は保持されている。
動し、谷鉦負荷Ｃが定電流回路２０からの定電流Ｉ、Ｏ
により、時間ｔ 、 ＝ （ＣＶｓｓ ／ Ｉｔｏ ）
内にチャージされる。チャージ後、定電流回路２０はし
ゃ断される。所望の出力パルス幅を得る時間ｔ０の間、
定゛電流回路２０．３０はし堂断さノ′１．ているので
回路内の電力消費は零にできる。また、この間、出力■
。は保持されている。
次に、１０時間後、パルス幅ｔｂ４持った信号すが与え
られると定電流回路３０は”ＯＮ″′となり、′電流Ｉ
ｓｋ負荷から引き抜くことにより、出力”ｔＧＮＤＶベ
ルに下げる。出力Ｖ。は同図に示す時間関係となる。
られると定電流回路３０は”ＯＮ″′となり、′電流Ｉ
ｓｋ負荷から引き抜くことにより、出力”ｔＧＮＤＶベ
ルに下げる。出力Ｖ。は同図に示す時間関係となる。
このように、信号ａ、ｂによる駆動によっても、従来と
同様、高速畠電圧のパルスが発生することがわかる。し
かも、回路内に流す電流は出力電圧Ｖｏの立上り時と、
立下り時のみであり、回路内の′電力消費を者しく低減
できる。
同様、高速畠電圧のパルスが発生することがわかる。し
かも、回路内に流す電流は出力電圧Ｖｏの立上り時と、
立下り時のみであり、回路内の′電力消費を者しく低減
できる。
第５図は本発明による駆動法の一実施例である。
いま、入力端子１０に電比力電圧■。がＶｓｓまで立上
るに必要にして十分な（式（１）によって定まる）パル
ス幅を持った信号ａが加えられると、定電流回路２０が
ＯＮ”となり、トランジスタ５１を駆動して出力ｅＶｓ
ｓへ立上げる。立上がった後、定電流回路は即″ＯＦ
Ｆ ”状態となり、回路内の′直流は苓となる。所望の
出力パルス幅ｔ０後、信号すが加えられ、定電流回路３
０がＯＮ”となり、トランジスタ５２を駆動し、出力Ｖ
ｏｔＧＮ１）ｖベルまで下げる。ｔｂ後、定電箇回路３
０はしヤ断状態となり、再度回路内の′電流は零となる
。
るに必要にして十分な（式（１）によって定まる）パル
ス幅を持った信号ａが加えられると、定電流回路２０が
ＯＮ”となり、トランジスタ５１を駆動して出力ｅＶｓ
ｓへ立上げる。立上がった後、定電流回路は即″ＯＦ
Ｆ ”状態となり、回路内の′直流は苓となる。所望の
出力パルス幅ｔ０後、信号すが加えられ、定電流回路３
０がＯＮ”となり、トランジスタ５２を駆動し、出力Ｖ
ｏｔＧＮ１）ｖベルまで下げる。ｔｂ後、定電箇回路３
０はしヤ断状態となり、再度回路内の′電流は零となる
。
ｍ６ｖに本駆動法を用いて第２図と同一パルス幅の出力
パルスを発生したときのＩ、、Ｉ、’に示す。回路内の
電流が大幅に減少できることがわかる。
パルスを発生したときのＩ、、Ｉ、’に示す。回路内の
電流が大幅に減少できることがわかる。
また、信号ａ、ｂに第７図にボすような周知の論理回路
によって発生し、本発明の駆動法は簡便に実現できる。
によって発生し、本発明の駆動法は簡便に実現できる。
本発明によｊば、回路内の不要゛電流を減らすことがで
き、゛屯力消費量金低減でき、インバータ回路葡無くす
など、回路が簡略化でき、集積回路化の高笛度化が可能
となる。
き、゛屯力消費量金低減でき、インバータ回路葡無くす
など、回路が簡略化でき、集積回路化の高笛度化が可能
となる。
第１図、第２図は従来のパルス発生回路図と駆動動作図
、第３図、第４図は本発明の一実施例のパルス発生回路
図とその動作図、第５図、第６図は本発明の他の実施例
の回路図とその動作図、第７図（ａ）（ｂ）は本発明の
駆動パルスの発生法の説明図である。 ｔ、・・・−万の電流の回路のＯＮ駆動時間、ｔｂ・・
・他方の電流源回路のＯＮ駆動時間。 算１０ 第２ｎ 第３因 穿４図 竿５０ 茅乙図 （イ）
、第３図、第４図は本発明の一実施例のパルス発生回路
図とその動作図、第５図、第６図は本発明の他の実施例
の回路図とその動作図、第７図（ａ）（ｂ）は本発明の
駆動パルスの発生法の説明図である。 ｔ、・・・−万の電流の回路のＯＮ駆動時間、ｔｂ・・
・他方の電流源回路のＯＮ駆動時間。 算１０ 第２ｎ 第３因 穿４図 竿５０ 茅乙図 （イ）
Claims (1)
- 【特許請求の範囲】 １、一対の゛電流源回路の各々に入力端子を備えてなる
パルス電圧発生回路において、 前記それぞれの電流源回路の一方のみを駆動することを
特徴とするパルス発生回路の駆動法。 ２、特許請求の範囲第１項において、前記各′々の電流
源回路のＯＮ駆動時間を違えたことを特徴とするパルス
発生回路の駆動法。 ３、特許請求の範囲第１項において、一方の前記電流源
回路のＯＮ駆動時間ｔ１ が、 こ＼に、Ｃ：負荷容量値 Ｖｓｇ：１源電圧 Ｉ ：負荷′１流 ｔｏ：必要とする出力電圧パルスの幅 ｔ、二定寛流回路の蓄積時間 他方の前記′電流源回路のＯＮ駆動時間ｔｂが ＶｓＳ Ｔ＜１ ｂであること全特徴とするパルス発生回路の駆
動法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11591883A JPS609218A (ja) | 1983-06-29 | 1983-06-29 | パルス発生回路の駆動法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11591883A JPS609218A (ja) | 1983-06-29 | 1983-06-29 | パルス発生回路の駆動法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS609218A true JPS609218A (ja) | 1985-01-18 |
Family
ID=14674430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11591883A Pending JPS609218A (ja) | 1983-06-29 | 1983-06-29 | パルス発生回路の駆動法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS609218A (ja) |
-
1983
- 1983-06-29 JP JP11591883A patent/JPS609218A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0373565A (ja) | 基板電位発生回路 | |
| US5194760A (en) | Slew rate limited inductive load driver | |
| JPS63172513A (ja) | 動的ヒステリシスを有するスイッチング装置 | |
| JPH06303765A (ja) | 集積回路用基板バイアス発生装置および基板バイアス制御方法 | |
| JPH05300001A (ja) | レベルシフト回路 | |
| JPH04229714A (ja) | バッファを有する集積回路 | |
| JPS609218A (ja) | パルス発生回路の駆動法 | |
| JPS59148600A (ja) | ステツプモ−タ駆動回路 | |
| JPH09294367A (ja) | 電圧供給回路 | |
| JPS59147524A (ja) | パルス発生回路 | |
| JPH08288811A (ja) | プッシュプル駆動回路 | |
| JPH0430207B2 (ja) | ||
| JPH0139244B2 (ja) | ||
| JP3130357B2 (ja) | 反転型スイッチングレギュレータ制御用ｉｃ | |
| JP2899892B2 (ja) | 半導体装置 | |
| JPH09212247A (ja) | 基準電圧発生回路 | |
| JPH0746113B2 (ja) | Ｃｍｏｓパワ−オン検出回路 | |
| JP3140623B2 (ja) | 発振回路装置 | |
| KR0133268B1 (ko) | 반도체집적회로의 고전압 발생회로 | |
| JPS5992620A (ja) | クロツク発生回路 | |
| JP3396555B2 (ja) | 半導体ポンプ回路 | |
| JPS60124120A (ja) | プ−トストラツプ回路 | |
| JPS6325905Y2 (ja) | ||
| JPS5919423A (ja) | パルス電圧発生回路 | |
| GB1602371A (en) | Amplitude control inverter circuit for electronic device |