JPS609244A - デ−タ伝送装置の端末装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はディジタル信号のデータ伝送装置の端末装置
に関するものである。

従来、この種の端末装置、即ち子局の構成として第１図
に示すものがあった。図において、１はシフトレジスタ
、２はシフトレジスタｌに入力されたデータを記憶する
記憶回路、３はシフトタイミング信号、４は外部から入
力される直列入力データ、５はシフトレジスタ１から直
列に出力され、他の端末装置へ転送される直列出力デー
タ、６は号、８は記憶回路２から出力され、各種制御信
号として使用される並列出力データである。

次に動作について説明する。外部よりシフトレジスタ１
にシフトタイミング信号３と直列入力データ４を入力す
る。シフトレジスタ１はシフトタイミング信号３に同期
して順次直列入力データ４をシフトする。シフトレジス
タ１に入力した直列入力データ４が一杯になると入力し
たデータの順に直列出力データ５として次の端末装置へ
出力される。シフトレジスタ１に入力されたデータは、
シフトレジスタ１で並列データに変換され、シフトレジ
スタデークロとして記憶回路２に出力される。記憶回路
２はデータセント信号７に同期して、シフトレジスタデ
ータ６を記憶し、並列出力データ８として出力する。

従来のデータ伝送用の端末装置は以上のように構成され
ているので、外部からのデータセント信号７を入力する
ことが必要で、入力の信号を極力少なくする必要がある
装置では使用できないという欠点があった。

この発明は上記のような従来のものの欠点を除去するた
めになされたもので、装置内部にデータを記憶回路に記
憶させるための制御回路、及び次の端末装置のアドレス
情報を作成するためのアドレス作成回路を設けることに
より、入力の信号線を少なくし、入力の信号線数に制約
のある装置でも使用することができ、しかも複数の端末
装置から並列データを同期して出力することのできるデ
ータ伝送装置の端末装置を提供することを目的としてい
る。

以下、この発明の一実施例を図について説明する。第２
図において、１はシフトレジスタ、２は記憶回路、３は
シフトタイミング信号、４は直列入力データ、５は他の
端末装置へ出力される直列出力データ、６はシフトレジ
スタデータ、８は他の装置で制御信号として使用される
並列出力データ、９は直列入力データ４の中でアドレス
モード。

あるいはデータモード情報が転送された時にアドレスモ
ード又はデータモードを検出するモード検出回路、１０
はアドレスモード信号、１９はデータモード信号、１１
はシフトタイミング信号３を計数し転送される直列入力
データ４のデータ長を検出する計数回路、１２はデータ
記憶信号、１３は直列入力データ４の中でアドレス情報
が転送された時にアドレス情報を記憶するアドレス記憶
回路、１４はアドレス記憶回路１３で記憶したアドレス
設定信号、１５はアドレス設定信号１４を減算し次の端
末装置用のアドレス情報を作成する減算回路（アドレス
作成回路）、１６は次の端末装置のアドレス情報である
アドレスデータ、１７はデータモード時の直列入力デー
タ４、即ちデータ情報中に含まれるアドレス指定情報と
アドレス設定信号１４とを比較するアドレス比較回路、
１８はアドレス比較回路１７で一致した時に出力される
アドレス一致信号である。

第３図は親局から出力されるデータ、即ち第１番目の端
末装置（子局）の直列入力データ４の転送フォーマント
を示し、２０はアドレスモード情報、２１はアドレス情
報、２２はデータモード情報、２３はデータ情報である
。

また第４図は第１番目の子局の直列出力データ５、即ち
第２番目の子局の直列入力データの転送フォーマントで
、図中、２４は上記第１番目の子局のアドレス情報２１
を減算回路１５で一定数減算した第２番目の子局用のア
ドレス情報である。

次に動作について説明する。

親局から出力され、第１番目の子局に入力される直列入
力データ４は、アドレスモード情報２０゜アドレス情報
２１．データモード情ｆ！１１２２．データ情報２３の
順となる。そして第１番目の子局ではまず直列入力デー
タ４のうちアドレスモード情報２０がシフトレジスタｌ
に入力される。シフトレジスタｌはシフトレジスタデー
タ６をモード検出回路９に出力する。モード検出回路９
はアドレスモード信号１０を作成し、これをアドレス記
憶回路１３と減算回路１５に出力する。また、シフトレ
ジスタ１はシフトタイミング信号３に同期して入力をシ
フトし、アドレスモード情報２０を直列出力データ５と
して出力する。

次に直列入力データ４のアドレス情報２１がシフトレジ
スタ１に入力される。シフトレジスタ１はシフトタイミ
ング信号３に同期して入力をシフトし、シフトレジスタ
データ６をアドレス記憶回路Ｉ３に出力する。このとき
計数回路１１はシフトタイミング信号３でアドレス情報
２１の規定のデータ長を計数し、データ記憶信号１２を
作成し、これをアドレス記憶回路１３に出力する。アド
レス記憶回路１３は上記シフトレジスタデータ６をこの
データ記憶信号１２に同期して記憶し、減算回路１５と
アドレス−数回路１７とにアドレス設定信号１４を出力
する。減算回路１５はアドレスモード信号１０により、
アドレス設定信号１４を一定数減算したアドレスデータ
１６をシフトレジスタ１へ出力する。シフトレジスタｌ
はシフトタイミング信号３でシフトし、これを直列出力
データ５として次の端末装置へ出力する。

そして次に直列入力データ４のデータモード情報２２が
シフトレジスタ１に入力される。シフトレジスタ１はシ
フトレジスタデータ６をモード検出回路９に出力する。

モード検出回路９はデータモード信号１９を作成し、こ
れを記憶回路２に出力する。またシフトレジスタ１はシ
フトタイミング信号３に同期してシフトし、データモー
ド情報２２を直列出力データ５として出力する。

次に直列入力データ４のデータ情！ｉＩ！２３がシフト
レジスタ１に入力される。シフトレジスタｌはシフトタ
イミング信号３に同期して入力をシフトし、シフトレジ
スタデータ６を記憶回路２とアドレス比較回路１７に出
力する。このとき計数回路１１はシフトタイミング信号
３でデータ情報２３の規定のデータ長を計数し、データ
記憶信号１２を作成し、記憶回路２に出力する。またア
ドレス比較回路１７は、データ情報２３に含まれている
アドレス指定情報とアドレス記憶回路１３がら出力され
るアドレス設定信号１４とを比較し、両アドレスが一致
した時にアドレス一致信号１８を作成し、記憶回路２に
出力する。そして記憶回路２は、アドレス一致信号１８
．データ記憶信号１２およびデータモード信号１９によ
りシフトレジスタデータ６を記憶し、並列出力データ８
を出力する。またシフトレジスタｌはシフトタイミング
信号３でシフトし、直列出力データ５を出力する。

このようにして、アドレス情報２１をアドレス記憶回路
１３に設定しておき、次に直列入力データ４のうちアド
レス指定情報を含むデータ情報を繰り返し転送すれば、
直列出力データ５および並列出力データ８が繰り返し更
新できる。

そして本第１番目の子局の直列出力データ５は、第４図
に示すように、アドレスモード情報２０゜一定数減算し
たアドレス情報２４．データモード情報２２．データ情
報２３．データ情報２３・・・の順となり、これが第２
番目の子局に転送され、この第２番目の装置は上記一定
数減算したアドレス情報２４によってアドレス設定され
、その後は上記と同様の動作によって入力データが記憶
回路２に記憶される。

このようにして複数の端末装置がそれぞれアドレス設定
され、該アドレスに従って各データ情報を各装置の記憶
回路２に記憶する。

このような本実施＋４１装置では、装置内部に、自局の
アドレスを設定するためのアドレス記憶回路１３及び記
憶回路２に入力データを記憶させるためのアドレス比較
回路１７を設けたので、外部からの入力信号を少なくす
ることができ、入力信号線数に制限のある装置にも使用
することができる。

また、減算回路１５によって次の他の装置で使用するア
ドレスを作成するようにしたので、入力信号を増やすこ
となく、本装置を複数個接続することができ、しかも複
数の端末装置から並列データ８を同期して出力すること
ができる。

なおＬ記実施例では、他の端末装置用のアドレス作成に
減算回路１５を使用したが、直列入力データ４の転送フ
ォーマットを変えれば加算回路であってもよく、上記実
施例と同様の効果を奏する。

以上のように、この発明によれば、装置内部に自局のア
ドレスを設定するための回路を設け、該回路によって設
定されたアドレスとデータ情報に含まれるアドレス指定
情報とが一致したときに入力データを記憶回路に記憶す
るようにしたので、入力信号を少なくすることができ、
入力線に制約のある装置でも使用できる効果がある。ま
た、アドレス作成回路を設けて次の装置のアドレスを作
成するようにしたので、入力信号を増やすことなく複数
の装置を接続することができ、しかも該複数の装置から
並列データを同期して出力することができる効果がある
。

【図面の簡単な説明】

第１図は従来のデータ伝送装置の端末装置の構成図、第
２図はこの発明の一実施例によるデータ伝送装置の端末
装置の構成図、第３図は該装置の直列入力データの転送
フォーマントを示す図、第４図は該装置の直列出力デー
タ転送フォーマントを示す図である。 １・・・シフトレジスタ、２・・・記憶回路、９・・・
モード検出回路、１３・・・アドレス記憶回路、１５・
・・減算回路（アドレス作成回路）、１７・・・アドレ
ス比較回路。 なお図中、同一符号は同−又は相当部分を示す。 代理人　大岩増雄 第１図 第２図 第３図 第４図 一一−−−−−−−転り順

Claims (1)

【特許請求の範囲】
1. （１）　親局と複数の子局との間でデータ伝送を行なう
   データ伝送装置の端末装置において、アドレスモード情
   報、アドレス情報、データモード情報及びデータ情報か
   らなる直列入力データを並列データに変換するとともに
   次の端末装置に直列データを出力するシフトレジスタと
   、該シフトレジスタの並列データからアドレスモード及
   びデータモードを検出するモード検出回路と、アドレス
   モード時に上記シフトレジスタの並列データ中のアドレ
   ス情報を記憶するアドレス記憶回路と、アドレスモード
   時に上記アドレス情報から次の端末装置のためのアドレ
   ス情報を作成するアドレス作成回路と、上記アドレス記
   憶回路に記憶されたアドレス情報と上記データ情報中に
   含まれるアドレス指定情報とを比較し両アドレスが一致
   したときアドレス一致信号を出力するアドレス比較回路
   と、データモード時に上記アドレス一致信号を受けたと
   きデータ情報を記憶するとともに該記憶内容を並列デー
   タとして出力する記憶回路とを備え、複数の端末装置の
   並列出力データを同期して出力可能としたことを特徴と
   するデータ伝送装置の端末装置。