JPH0731530B2 - 同期制御ｎｃ装置 - Google Patents
同期制御ｎｃ装置Info
- Publication number
- JPH0731530B2 JPH0731530B2 JP10847089A JP10847089A JPH0731530B2 JP H0731530 B2 JPH0731530 B2 JP H0731530B2 JP 10847089 A JP10847089 A JP 10847089A JP 10847089 A JP10847089 A JP 10847089A JP H0731530 B2 JPH0731530 B2 JP H0731530B2
- Authority
- JP
- Japan
- Prior art keywords
- synchronization signal
- data
- unit
- control
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Numerical Control (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は同期制御数値制御装置に関し、特に複数のユニ
ットから構成され、そのうちの主ユニットと従ユニット
との間でデータ転送を行ない、且つ各ユニットが一定の
制御周期で同期をとりながら機構を制御する数値制御
（以下、NCとする）装置に関する。
ットから構成され、そのうちの主ユニットと従ユニット
との間でデータ転送を行ない、且つ各ユニットが一定の
制御周期で同期をとりながら機構を制御する数値制御
（以下、NCとする）装置に関する。
（従来の技術） NC装置は内部に複数のユニットを有し、各ユニット間で
データ通信を行ない且つ一定の制御周期で同期をとりな
がら機械の制御を行なうようになっている。
データ通信を行ない且つ一定の制御周期で同期をとりな
がら機械の制御を行なうようになっている。
従来技術によるNC装置のデータ通信及び同期のとり方
を、第３図により説明する。
を、第３図により説明する。
NC装置は主ユニット10及び従ユニット20で構成されてお
り、主ユニット10は、NC装置全体の制御を行なう制御指
令回路11と、一定の制御周期でNC装置内部の各ユニット
が動作するためのタイミングを知らせる第１の同期信号
FSを出力する同期制御回路12と、制御指令回路11が他の
ユニットに指令するための制御データを格納するための
送信データバッファ13と、この送信データバッファ13の
データTDを転送データTRDとして外部に出力する送信回
路14とから構成されている。また、従ユニット20は、主
ユニット10からの前記第１の同期信号FSを受取り、主ユ
ニット10と同一の制御周期で動作し機械（図示せず）を
制御する機械制御回路21と、主ユニット10からの転送デ
ータTRDを受信し、受信データバッファ23に主ユニット1
0からの制御データCDを出力する受信回路22とで成って
おり、受信データバッファ23は機械制御回路21が動作に
必要になった時まで制御データCDを格納しておくように
なっている。
り、主ユニット10は、NC装置全体の制御を行なう制御指
令回路11と、一定の制御周期でNC装置内部の各ユニット
が動作するためのタイミングを知らせる第１の同期信号
FSを出力する同期制御回路12と、制御指令回路11が他の
ユニットに指令するための制御データを格納するための
送信データバッファ13と、この送信データバッファ13の
データTDを転送データTRDとして外部に出力する送信回
路14とから構成されている。また、従ユニット20は、主
ユニット10からの前記第１の同期信号FSを受取り、主ユ
ニット10と同一の制御周期で動作し機械（図示せず）を
制御する機械制御回路21と、主ユニット10からの転送デ
ータTRDを受信し、受信データバッファ23に主ユニット1
0からの制御データCDを出力する受信回路22とで成って
おり、受信データバッファ23は機械制御回路21が動作に
必要になった時まで制御データCDを格納しておくように
なっている。
このような構成において、その動作を第４図のタイミン
グチャートを参照して説明する。
グチャートを参照して説明する。
第４図（Ａ）に示すような第１の同期信号FSが“0"から
“1"に変化する時点t1をトリガにして、制御指令回路11
は同図（Ｂ）に示す如く送信データバッファ13に制御デ
ータを書込む（状態）。その制御データの書込み終了
後（時点t2）、送信回路14は送信データバッファ13のデ
ータTDを転送データTRDとして第４図（Ｃ）に示す如く
従ユニット20に送る（状態）。従ユニット20の受信回
路22は、転送データTRDの内容、即ち制御データを第４
図（Ｄ）の如く受信データバッファ23に書込み（状態
）、次の第１の同期信号FSが“0"から“1"に変化した
時点t4に、機械制御回路21は同図（Ｅ）の如く受信デー
タバッファ23から制御データCDを読出し（状態）、同
時に主ユニット10では制御指令回路11が次の制御データ
を同図（Ｂ）に示す如く送信データバッファ13に書込む
（状態）。以後上述の動作を繰り返すことになる。
“1"に変化する時点t1をトリガにして、制御指令回路11
は同図（Ｂ）に示す如く送信データバッファ13に制御デ
ータを書込む（状態）。その制御データの書込み終了
後（時点t2）、送信回路14は送信データバッファ13のデ
ータTDを転送データTRDとして第４図（Ｃ）に示す如く
従ユニット20に送る（状態）。従ユニット20の受信回
路22は、転送データTRDの内容、即ち制御データを第４
図（Ｄ）の如く受信データバッファ23に書込み（状態
）、次の第１の同期信号FSが“0"から“1"に変化した
時点t4に、機械制御回路21は同図（Ｅ）の如く受信デー
タバッファ23から制御データCDを読出し（状態）、同
時に主ユニット10では制御指令回路11が次の制御データ
を同図（Ｂ）に示す如く送信データバッファ13に書込む
（状態）。以後上述の動作を繰り返すことになる。
ここで、転送データTRDは第１の同期信号FSの“0"から
“1"への変化時点からある時間遅れてから転送開始され
るが、これは制御指令回路11が機械の制御の状態に応じ
て制御データを生成する処理にかかる時間であり、これ
らの時間T1,T2,T3は必ずしも同一ではない。しかし、転
送データTRDの転送が次の第１の同期信号FSの“0"から
“1"への変化時前までに終了するように最大時間Tmaxが
規定され、且つ従ユニット20側での受信データバッファ
23の読出しが終了するまでの間、転送が開始しないよう
に最小時間Tminが規定されている。
“1"への変化時点からある時間遅れてから転送開始され
るが、これは制御指令回路11が機械の制御の状態に応じ
て制御データを生成する処理にかかる時間であり、これ
らの時間T1,T2,T3は必ずしも同一ではない。しかし、転
送データTRDの転送が次の第１の同期信号FSの“0"から
“1"への変化時前までに終了するように最大時間Tmaxが
規定され、且つ従ユニット20側での受信データバッファ
23の読出しが終了するまでの間、転送が開始しないよう
に最小時間Tminが規定されている。
（発明が解決しようとする課題） 上述のように、主ユニット10が従ユニット20に対しては
同期タイミングを知らせる第１の同期信号FSと、制御指
令を伝えるための転送データTRDとの二種類の信号を各
々送る必要がある。このため、NC装置内部の信号線の数
が増え、配線の処理のスペースが必要となり、又配線の
コストも高くなるという問題がある。
同期タイミングを知らせる第１の同期信号FSと、制御指
令を伝えるための転送データTRDとの二種類の信号を各
々送る必要がある。このため、NC装置内部の信号線の数
が増え、配線の処理のスペースが必要となり、又配線の
コストも高くなるという問題がある。
本発明は上述のような事情よりなされたものであり、本
発明の目的は、上述した従来技術における欠点を解決す
るために、同期信号及び転送データの二種類の信号を一
本の信号で送ることが可能な主ユニットと従ユニットと
を備えた同期制御NC装置を提供することにある。
発明の目的は、上述した従来技術における欠点を解決す
るために、同期信号及び転送データの二種類の信号を一
本の信号で送ることが可能な主ユニットと従ユニットと
を備えた同期制御NC装置を提供することにある。
（課題を解決するための手段） 本発明は、複数のユニットから構成され、そのうちの主
ユニットと従ユニットとの間でデータ運転を行ない、且
つ各ユニットが同期をとりながら機械を制御する同期制
御NC装置に関するもので、本発明の上記目的は、前記主
ユニットから前記従ユニットへ転送するデータを前記主
ユニット内部の第１の同期信号の同一周期で転送し、前
記従ユニットは前記主ユニットから転送されたデータに
基づいて前記第１の同期信号と同じ周期の第２の同期信
号を抽出し、前記第２の同期信号を一定時間遅延させる
ことにより前記第１の同期信号と同一周期で且つ同一タ
イミングで変化する第３の同期信号を生成することによ
り、前記主ユニット及び従ユニットを同一周期で且つ同
一タイミングで同期制御することによって達成される。
ユニットと従ユニットとの間でデータ運転を行ない、且
つ各ユニットが同期をとりながら機械を制御する同期制
御NC装置に関するもので、本発明の上記目的は、前記主
ユニットから前記従ユニットへ転送するデータを前記主
ユニット内部の第１の同期信号の同一周期で転送し、前
記従ユニットは前記主ユニットから転送されたデータに
基づいて前記第１の同期信号と同じ周期の第２の同期信
号を抽出し、前記第２の同期信号を一定時間遅延させる
ことにより前記第１の同期信号と同一周期で且つ同一タ
イミングで変化する第３の同期信号を生成することによ
り、前記主ユニット及び従ユニットを同一周期で且つ同
一タイミングで同期制御することによって達成される。
（作用） 第４図のタイミングチャートから明らかなように、転送
データTRDは同期信号FSの周期Ｔの間に１回のみ転送さ
れている。転送データTRDの転送周期は第４図では一定
ではないが、送信データバッファ13に制御データの書込
みが終了するまでの時間及び最小時間Tminを保証し、且
つ最大時間Tmaxを越えない範囲で第１の同期信号FSが
“0"から“1"に変化する時点に転送データTRDの転送開
始時間を固定しても動作に影響はない。転送データTRD
の転送周期を同期信号FSの周期Ｔに合わせることによ
り、従ユニット20側では転送データTRDの開始時点で
“0"から“1"に変化する第２の同期信号を生成し、更に
この同期信号を適当に遅延させれば従ユニット20側で主
ユニット10側の第１の同期信号FSと同じ周期で、且つ同
じタイミングで変化する第３の同期信号を得ることがで
きる。
データTRDは同期信号FSの周期Ｔの間に１回のみ転送さ
れている。転送データTRDの転送周期は第４図では一定
ではないが、送信データバッファ13に制御データの書込
みが終了するまでの時間及び最小時間Tminを保証し、且
つ最大時間Tmaxを越えない範囲で第１の同期信号FSが
“0"から“1"に変化する時点に転送データTRDの転送開
始時間を固定しても動作に影響はない。転送データTRD
の転送周期を同期信号FSの周期Ｔに合わせることによ
り、従ユニット20側では転送データTRDの開始時点で
“0"から“1"に変化する第２の同期信号を生成し、更に
この同期信号を適当に遅延させれば従ユニット20側で主
ユニット10側の第１の同期信号FSと同じ周期で、且つ同
じタイミングで変化する第３の同期信号を得ることがで
きる。
（実施例） 第３図に対応させて示す第１図に従って、本発明の構成
を説明する。
を説明する。
主ユニット10は制御指令回路11と、第１の同期信号FSを
出力する同期制御回路12と、制御指令回路11からの制御
データを格納する送信データバッファ13と、この送信デ
ータバッファ13のデータTDを転送データTRTとして前記
第１の同期信号FSが“0"から“1"に変化した時点から時
間T0後に転送を開始し、外部に出力する送信回路15とか
ら構成されている。また従ユニット20は、転送データTR
Tを受取って転送データTRTの開始時点に“0"から“1"に
変化する第２の同期信号SSを出力し、転送データの内
容、即ち制御データを受信して受信データバッファ23に
出力する受信回路22と、第２の同期信号SSを遅延させて
第１の同期信号FSと同じタイミングで変化する第３の同
期信号TSを出力する遅延回路24と、第３の同期信号TSを
受取って主ユニット10と同一の制御周期で動作し、機械
を制御する機械制御回路21と、機械制御回路21がその動
作に必要になった時まで制御データを格納しておく受信
データバッファ23とで構成されている。
出力する同期制御回路12と、制御指令回路11からの制御
データを格納する送信データバッファ13と、この送信デ
ータバッファ13のデータTDを転送データTRTとして前記
第１の同期信号FSが“0"から“1"に変化した時点から時
間T0後に転送を開始し、外部に出力する送信回路15とか
ら構成されている。また従ユニット20は、転送データTR
Tを受取って転送データTRTの開始時点に“0"から“1"に
変化する第２の同期信号SSを出力し、転送データの内
容、即ち制御データを受信して受信データバッファ23に
出力する受信回路22と、第２の同期信号SSを遅延させて
第１の同期信号FSと同じタイミングで変化する第３の同
期信号TSを出力する遅延回路24と、第３の同期信号TSを
受取って主ユニット10と同一の制御周期で動作し、機械
を制御する機械制御回路21と、機械制御回路21がその動
作に必要になった時まで制御データを格納しておく受信
データバッファ23とで構成されている。
このような構成において、その動作を第２図のタイミン
グチャートを参照して説明する。
グチャートを参照して説明する。
第２図（Ａ）に示すように第１の同期信号FSは周期Ｔの
同期信号であり、第１の同期し号FSが“0"から“1"に変
化した時点t10をトリガにして、制御指令回路11は送信
データバッファ13に時間T0以内に同図（Ｂ）の如く制御
データを書込む（状態Ａ）。時間T0後の時点t11に送信
回路15は、送信データバッファ13のデータTDを転送デー
タTRTとして第２図（Ｃ）のように従ユニット20に送る
（状態Ｂ）。従ユニット20の受信回路22は転送データTR
Tの受信開始と同時に、つまり時点t11に“0"から“1"に
変化する第２の同期信号SSを第２図（Ｄ）の如く生成し
て出力する（状態Ｃ）。そして、遅延回路24は、第２の
同期信号SSを時間T10（＝Ｔ−T0）だけ遅延させた時点t
12に第３の同期信号TSを第２図（Ｅ）のように生成して
出力する（状態Ｄ）。以上の動作により、第３の同期信
号TSは第１の同期信号FSに対して時間T0＋T10＝T0＋Ｔ
−T0＝Ｔ、即ち１周期分だけ遅延した信号となり、見か
け上第１の同期信号FSと第３の同期信号TSは周期が同じ
で、且つ同じタイミングで変化する信号となる。
同期信号であり、第１の同期し号FSが“0"から“1"に変
化した時点t10をトリガにして、制御指令回路11は送信
データバッファ13に時間T0以内に同図（Ｂ）の如く制御
データを書込む（状態Ａ）。時間T0後の時点t11に送信
回路15は、送信データバッファ13のデータTDを転送デー
タTRTとして第２図（Ｃ）のように従ユニット20に送る
（状態Ｂ）。従ユニット20の受信回路22は転送データTR
Tの受信開始と同時に、つまり時点t11に“0"から“1"に
変化する第２の同期信号SSを第２図（Ｄ）の如く生成し
て出力する（状態Ｃ）。そして、遅延回路24は、第２の
同期信号SSを時間T10（＝Ｔ−T0）だけ遅延させた時点t
12に第３の同期信号TSを第２図（Ｅ）のように生成して
出力する（状態Ｄ）。以上の動作により、第３の同期信
号TSは第１の同期信号FSに対して時間T0＋T10＝T0＋Ｔ
−T0＝Ｔ、即ち１周期分だけ遅延した信号となり、見か
け上第１の同期信号FSと第３の同期信号TSは周期が同じ
で、且つ同じタイミングで変化する信号となる。
尚、受信データバッファ23への書込み、読出しの動作に
ついては従来技術と全く同一である（第２図（Ｆ），
（Ｇ）参照）。
ついては従来技術と全く同一である（第２図（Ｆ），
（Ｇ）参照）。
（発明の効果） 以上のように本発明によれば、一本の信号により同期信
号及び転送データを送ることが可能となり、NC装置内部
の信号線の数を減少させ得、電線処理スペース及びコス
トを抑えたNC装置を実現することができる。
号及び転送データを送ることが可能となり、NC装置内部
の信号線の数を減少させ得、電線処理スペース及びコス
トを抑えたNC装置を実現することができる。
第１図は本発明の一実施例を示すブロック構成図、第２
図はその動作例を示すタイミングチャート、第３図は従
来装置例を示すブロック構成図、第４図はその動作例を
示すタイミングチャートである。 10……主ユニット、11……制御指令回路、12……同期制
御回路、13……送信データバッファ、14,15……送信回
路、20……従ユニット、21……機械制御回路、22……受
信回路、23……受信データバッファ、24……遅延回路。
図はその動作例を示すタイミングチャート、第３図は従
来装置例を示すブロック構成図、第４図はその動作例を
示すタイミングチャートである。 10……主ユニット、11……制御指令回路、12……同期制
御回路、13……送信データバッファ、14,15……送信回
路、20……従ユニット、21……機械制御回路、22……受
信回路、23……受信データバッファ、24……遅延回路。
Claims (1)
- 【請求項１】複数のユニットから構成され、そのうちの
主ユニットと従ユニットとの間でデータ転送を行ない、
且つ各ユニットが同期をとりながら機械を制御する同期
制御数値制御装置において前記主ユニットから前記従ユ
ニットへ転送するデータを前記主ユニット内部の第１の
同期信号と同一周期で転送し、前記従ユニットは前記主
ユニットから転送されたデータに基づいて前記第１の同
期信号と同じ周期の第２の同期信号を抽出し、前記第２
の同期信号を一定時間遅延させることにより前記第１の
同期信号と同一周期で且つ同一タイミングで変化する第
３の同期信号を生成することにより、前記主ユニット及
び従ユニットを同一周期で且つ同一タイミングで同期制
御するようにしたことを特徴とする同期制御数値制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10847089A JPH0731530B2 (ja) | 1989-04-27 | 1989-04-27 | 同期制御ｎｃ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10847089A JPH0731530B2 (ja) | 1989-04-27 | 1989-04-27 | 同期制御ｎｃ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02285404A JPH02285404A (ja) | 1990-11-22 |
| JPH0731530B2 true JPH0731530B2 (ja) | 1995-04-10 |
Family
ID=14485572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10847089A Expired - Fee Related JPH0731530B2 (ja) | 1989-04-27 | 1989-04-27 | 同期制御ｎｃ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0731530B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010176375A (ja) * | 2009-01-29 | 2010-08-12 | Jtekt Corp | 工作機械 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08161021A (ja) * | 1994-12-08 | 1996-06-21 | Fanuc Ltd | データ伝送方式 |
| JP4491083B2 (ja) * | 1999-02-25 | 2010-06-30 | 株式会社日立産機システム | モータ制御装置およびその同期方法 |
| JP2006187134A (ja) * | 2004-12-28 | 2006-07-13 | Toshiba Mitsubishi-Electric Industrial System Corp | 電動機制御装置 |
| JP4261500B2 (ja) | 2005-03-04 | 2009-04-30 | ファナック株式会社 | 制御システム |
| JP6281114B2 (ja) * | 2013-07-25 | 2018-02-21 | パナソニックＩｐマネジメント株式会社 | モータ制御装置およびモータ制御システム |
-
1989
- 1989-04-27 JP JP10847089A patent/JPH0731530B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010176375A (ja) * | 2009-01-29 | 2010-08-12 | Jtekt Corp | 工作機械 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02285404A (ja) | 1990-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61170150A (ja) | 時分割多元接続方式における基準局の従局制御装置 | |
| JPH0731530B2 (ja) | 同期制御ｎｃ装置 | |
| KR100546272B1 (ko) | 데이터 스트로우브 신호를 사용한 데이터 입력 회로 | |
| US6757213B2 (en) | Synchronous DRAM controller | |
| JPS6325737B2 (ja) | ||
| KR100364673B1 (ko) | 선버스의버스트(burst)데이타전송방법 | |
| KR0175605B1 (ko) | 에이.티.엠.에서 유토피아 동기소자와 논-유토피아 비동기소자의 접속 제어 로직 | |
| US5969550A (en) | Method and apparatus for mutual synchronization of ASIC devices | |
| JPS6024497B2 (ja) | デ−タ転送方式 | |
| JPH11312116A (ja) | シンクロナス・ダイナミックランダムアクセスメモリ用同期装置 | |
| JPH01204169A (ja) | バス転送制御方式 | |
| JP2745775B2 (ja) | 同期動作適合測定装置 | |
| KR100263670B1 (ko) | 직접 기억 장소 접근 컨트롤러 | |
| JPS60254939A (ja) | 位相整列回路 | |
| KR100244682B1 (ko) | 로봇의 다중모터제어시스템의 동기화장치 | |
| JPS63120355A (ja) | バスインタ−フエ−ス回路 | |
| JP2776606B2 (ja) | フレーム同期装置 | |
| JPH0465746A (ja) | バス | |
| JPS6220450A (ja) | バツフアメモリ制御方式 | |
| JPH0744522B2 (ja) | 位相同期回路 | |
| JPH03250316A (ja) | 同期調整装置 | |
| JPS60254846A (ja) | Ｃｄｔ装置の回線切替方式 | |
| JPS6172443A (ja) | デイジタル多重化伝送システムの同期方式 | |
| JPS609244A (ja) | デ−タ伝送装置の端末装置 | |
| JPS63237157A (ja) | デ−タ処理システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |