JPH033186B2

JPH033186B2 -

Info

Publication number: JPH033186B2
Application number: JP56164705A
Authority: JP
Inventors: Atsushi Ogawa
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1981-10-15
Filing date: 1981-10-15
Publication date: 1991-01-17
Also published as: US4574202A; GB2108791A; DE3238302C2; DE3238302A1; GB2108791B; JPS5866064A

Description

【発明の詳細な説明】この発明は、例えばテープレコーダにおけるノ
イズリダクシヨンシステムやALC（自動レベル制
御）回路等に適用されるレベル検出回路の改良に
関する。

周知のように、例えばテープレコーダのノイズ
リダクシヨンシステム等においては、第１図に示
すようなレベル検出回路が用いられている。すな
わち、信号源１１からの出力信号は、コンデンサ
１２、増幅器１３、コンデンサ１４及び例えばゲ
ルマニウム等でなるダイオード１５を介して検波
された後、コンデンサ１６に供給され、抵抗１７
を介してコンデンサ１８に供給される。そして、
このコンデンサ１８の端子電圧が出力信号とし
て、出力端子１９を介して図示しない後段回路に
供給される。このときの時定数は、抵抗１７の抵
抗値R1とコンデンサ１８の容量C1とによつて、
略決定されることになる。ここで、上記信号源１
１からの出力信号レベルが急激に大きくなると、
例えばシリコン等でなるダイオード２０がオン
し、上記出力信号は、ダイオード１５を介した
後、ダイオード２０を介してコンデンサ１８に供
給されるようになる。このときの時定数は、ダイ
オード２０のオン時の抵抗値と、コンデンサ１８
の容量C1とによつて略決定され、先に抵抗１７
とコンデンサ１８とで決定された時定数よりも小
さくして、立ち上がり時間を短くするようにして
いる。

しかしながら、上記のような従来のレベル検出
回路では、集積回路（以下ICという）化する場
合、外付回路部品として２つのコンデンサ１６，
１８等が必要で部品点数が多くなり製作が困難に
なるとともに、ICパツケージのピン数も多く経
済的に不利になるという問題が生じる。

この発明は上記事情を考慮してなされたもの
で、外付回路部品を少なくして時定数を２段階に
切り換えることができ、IC化に好適する極めて
良好なレベル検出回路を提供することを目的とす
る。

以下、この発明の一実施例について図面を参照
して詳細に説明する。第２図において、２１は信
号源で、その一端は接地され、多端は演算増幅回
路２２１のプラス出力端（＋）に接続されてい
る。この演算増幅回路２２１の出力端は、抵抗２
３１及び図示極性にダイオード２４１を直列に介
した後、出力端子２５に接続されるとともに、該
演算増幅回路２２１のマイナス入力端（−）に接
続されている。そして、上記演算増幅回路２２
１、抵抗２３１及びダイオード２４１よりなる回
路が半波整流特性を有し信号源２１からの出力信
号のピーク検波を行なう検波回路２６１を構成す
るものである。

ここで、上記信号源２１と出力端子２５との間
には、上記検波回路２６１と同様な構成となされ
た複数の検波回路２６２，…，２６ｎ−１，２６
ｎが並列に接続されている。なお、各検波回路２
６１，２６２，…，２６ｎ−１の、演算増幅回路
２２１，２２２，…，２２ｎ−１とダイオード２
４１，２４２，…，２４ｎ−１との間に接続され
る抵抗２３１，２３２，…，２３ｎ−１は、必要
に応じて種々の値に設定されるもので、検波回路
２６ｎでは、ダイオード２４ｎ−１との間の抵抗
値はゼロに設定した例をしている。また、上記検
波回路２６１，２６２，…，２６ｎの各演算増幅
回路２２１，２２２，…，２２ｎのプラス入力端
（＋）間には、それぞれ図示極性に定電圧源２７
１，２７２，…，２７ｎ−１が介在されている。
そして、上記出力端子２５は、コンデンサ２８を
介して接地されている。

ここにおいて、上記各演算増幅回路２２１，２
２２，…，２２ｎは、それぞれの出力電流I1、
I2、…、Inが I1＜I2＜…＜In となるように設定されている。また、演算増幅回
路２２１を除く他の演算増幅回路２２２，…，２
２ｎは、定電圧源２７１，２７２，…，２７−１
によつて、それぞれオフセツトを与えられてい
る。

上記のような構成によるレベル検出回路におい
て、以下その動作を説明する。まず、信号源２１
から出力される交流信号が、定電圧源２７１，２
７２，…２７ｎ−１からの定電圧に重疂されて、
検波回路２６１に供給されている。そして、信号
源２１の出力電圧振幅が小さく、そのプラス方向
のピークレベルと出力端子２５の電圧レベルとの
差が、定電圧源２７１の電圧レベルよりも小さい
場合には、検波回路２６１のみが動作状態とな
る。

なぜならば、このような条件の下では、演算増
幅回路２２２のプラス入力端（＋）の電圧レベル
は、演算増幅回路２２１のプラス入力端（＋）の
電圧レベルよりも、常に定電圧源２７１の電圧レ
ベル分だけ低いので、演算増幅回路２２２のプラ
ス入力端（＋）の電圧レベルが、そのマイナス入
力端（−）の電圧レベルよりも高くなることはな
い。このとき、演算増幅回路２２２の出力は、マ
イナス側に振り切れており、ダイオード２４２が
逆バイアスとなつて、検波回路２６２は非動作状
態となるからである。なお、他の検波回路２６
３，…，２６ｎについても、同様の理由で非動作
状態になることはもちろんである。

このため、動作状態にある検波回路２６１の演
算増幅回路２２１は、信号源２１の信号レベルと
出力端子２５の出力信号レベルとを比較し、その
差が予め定められた設定値以下のとき、出力電流
I1を発生する。この場合、信号源２１の信号のプ
ラス側ピークで、入力端子２５の出力信号レベル
よりも信号源２１の信号レベルが高いとき、演算
増幅回路２２１はプラス側に最高出力電圧を発生
し、ダイオード２４１が導通してコンデンサ２８
を充電し、出力端子２５の出力信号レベルつまり
演算増幅回路２２１のマイナス入力端（−）の電
圧レベルを、プラス入力端（＋）の電圧レベルに
近付けるように動作する。そして、コンデンサ２
８の端子電圧が、出力信号として出力端子２５を
介して図示しない後段回路に供給されるものであ
る。

このとき、ダイオード２４１を流れる電流I1
は、演算増幅回路２２１の最大出力電圧をVmと
し、出力端子２５の出力信号レベルをVoとし、
ダイオード２４１の順方向電圧降下を0.7Vとし、
抵抗２３１の抵抗値をR231とすると、 I1＝（Vm−Vo−0.7）／R231 となり、コンデンサ２８はこの電流I1で充電され
端子電圧が上昇することになる。このため、も
し、R231が大きいときは、I1は小さくなりコン
デンサ２８の充電に時間がかかることになる。し
たがつて、コンデンサ２８の充電時定数は、電流
I1に基づいて決定されると表現することができる
ので、出力端子２５の出力信号レベルは、電流I1
に基づくコンデンサ２８の充電時定数で立ち上が
ることになる。

次に、信号源２１の信号振幅が急激に大きくな
つた場合について考える。すなわち、信号源２１
の信号レベルと出力端子２５の出力信号レベルと
の差が設定値を越え、信号源２１の信号のプラス
側ピークレベルが、出力端子２５の出力レベルと
定電圧源２７１の出力レベルとを加えたレベルよ
りも高くなつたとき、演算増幅回路２２２のプラ
ス入力端（＋）の電圧レベルがマイナス入力端
（−）の電圧レベルよりも高くなるため、演算増
幅回路２２２からプラス側に最高出力電圧が発生
され、ダイオード２４２が導通してコンデンサ２
８が充電される。なお、このとき、演算増幅回路
２２１の出力も、プラス側に最高出力電圧が発生
している。

このとき、ダイオード２４２を流れる電流I2
は、演算増幅回路２２２の最大出力電圧をVmと
し、出力端子２５の出力信号レベルをVoとし、
ダイオード２４２の順方向電圧降下を0.7Vとし、
抵抗２３２の抵抗値をR232とすると、 I2＝（Vm−Vo−0.7）／R232 となり、この電流I2と演算増幅回路２２１からプ
ラス側に最高出力電圧が発生されることによりダ
イオード２４１を流れる電流I1とを加えた電流I1
＋I2によつて、ダイオード２８が充電される。こ
のため、コンデンサ２８の充電時定数は、電流I1
＋I2に基づいて決定され、出力端子２５の出力信
号レベルは、電流I1＋I2に基づくコンデンサ２８
の充電時定数で立ち上がることになる。このとき
の充電時定数は、当然のことながら、先に述べた
電流I1のみのときよりも短くなつている。

すなわち、第９図ａに示すように、信号源２１
の出力信号が急激に増大した場合、同図ｂに示す
ように、検波回路２６１のみが動作状態のときは
時定数が長く出力信号レベルの立ち上がりが遅い
が、検波回路２６２も動作状態になると、時定数
が短くなり出力信号レベルの立ち上がりが急俊に
なることがわかる。なお、検波回路２６１のみの
場合は、出力信号は第９図ｃに示すような立ち上
がりとなる。このため、信号源２１の信号レベル
の大きさに応じて時定数を切り換えることがで
き、出力端子２５の出力信号の立ち上がりを、信
号源２１の信号レベルに追従させるさせることが
できる。

以下、同様に、信号源２１の信号レベルが高く
なると、検波回路２６３，…，２６ｎが順次動作
状態となり、動作状態となつている各検波回路の
出力電流の総和でコンデンサ２８が充電されるよ
うになる。このため、信号源２１の信号レベルの
大きくなると、コンデンサ２８の充電電流が順次
増加していくので、信号源２１の信号レベルの大
きさに応じて、出力信号の立ち上がり時定数を変
化させることができる。

したがつて、上記実施例のような構成にすれ
ば、１個のコンデンサ２８によつて時定数を変化
させるようにしたので、IC化した場合、外付回
路部品となるコンデンサ２８が１個で済み、部品
点数が少く、製作を容易にすることができるとと
もに、ICパツケージのピン数もその分だけ少く
て済み経済的に有利となるものである。

第３図は、この発明の他の実施例を示すもので
ある。すなわち、信号源２９の一端は接地され、
多端はコンデンサ３０を介してPNP形のトラン
ジスタ３１，３２のベースに接続されている。こ
のトランジスタ３１のベースとコンデンサ３０と
の接続点は、抵抗３３を介してバイアス電圧の印
加されるバイアス電源端子３４に接続されてい
る。そして、上記トランジスタ３１のコレクタは
接地され、エミツタは定電流回路３５を介して直
流電圧＋Ｖc.c.の印加される電源端子３６に接続さ
れるとともに、図示極性にダイオード３７を介し
て他のPNP形のトランジスタ３８のエミツタに
接続されている。また、上記トランジスタ３２の
エミツタは、他のPNP形のトランジスタ３９の
エミツタに接続され、その接続点は定電流回路４
０を介して上記電源端子３６に接続されている。
さらに、上記トランジスタ３２のコレクタは、
NPN形のトランジスタ４１のベースに接続され
るとともに、図示極性にダイオード４２を介して
接地されている。また、上記トランジスタ３９の
コレクタは接地され、ベースは上記トランジスタ
３８のベースに共通接続されている。そして、上
記トランジスタ３８のコレクタは、NPN形のト
ランジスタ４３のベースに接続されるとともに、
図示極性にダイオード４４を介して接地されてい
る。

ここで、上記トランジスタ４１のエミツタは接
地され、コレクタは定電流回路４５を介して上記
電源端子３６に接続されている。また、上記トラ
ンジスタ４３のエミツタは接地され、コレクタは
PNP形のトランジスタ４６のベースに接続され
るとともに、図示極性にダイオード４７及び抵抗
４８を直列に介して上記電源端子３６に接続され
ている。そして、上記トランジスタ４６のエミツ
タは電源端子３６に接続され、コレクタは上記ト
ランジスタ４１のコレクタと定電流回路４５との
接続点に接続された後、図示極性にダイオード４
９を介して出力端子５０に接続されている。この
ダイオード４９と出力端子５０との接続点は、抵
抗５１及びコンデンサ５２を並列に介して接地さ
れるとともに、上記トランジスタ３８，３９のベ
ース共通接続点に接続されている。

第３図のような構成において、その動作を説明
する。まず、通常状態すなわち信号源２９の出力
信号レベルが小さい場合には、ダイオード３７が
オフしている。なぜならば、トランジスタ３１，
３８及びダイオード３７は、差動回路を構成して
おり、ダイオード３７が導通するためには、トラ
ンジスタ３１のベース電圧がトランジスタ３８の
ベース電圧よりも0.7V以上高くなることが必要
である。つまり、出力端子５０の電圧よりも、
0.7V以上高い電圧がトランジスタ３１のベース
に加わつたときのみしか、ダイオード３７は導通
しないからである。

このため、トランジスタ３８はカツトオフ状態
となつており、このときには、トランジスタ３
２，３９，４１、ダイオード４２及び定電流回路
４５よりなる増幅回路と、ダイオード４９との作
用により、ピーク検波が行なわれる。すなわち、
定電流回路４５の出力電流値が、定電流回路４０
の出力電流値の1/2に設定してあるとする。する
と、出力端子５０の電圧よりもトランジスタ３２
のベース電圧の方が低い場合、つまり、入力信号
の下側半サイクル）では、トランジスタ４１を流
れる電流が定電流回路４５の出力電流よりも大き
くなり、トランジスタ４１のコレクタ電圧は略接
地電位となつて、ダイオード４９が逆バイアスと
なる。

この状態で、トランジスタ３２のベース電圧
が、出力端子５０の電圧よりも高くなると、トラ
ンジスタ４１を流れる電流は定電流回路４５の出
力電流よりも小さくなり、トランジスタ４１のコ
レクタ電圧が高くなつてダイオード４９が導通
し、定電流回路４５の出力電流からトランジスタ
４１のコレクタ電流を差し引いた差分の電流が、
ダイオード４９を介してコンデンサ５２を充電す
る。このようにコンデンサ５２が充電されて、出
力端子５０の電圧レベルが信号源２９の信号振幅
に略等しくなると、コンデンサ５２の充電電流が
流れなくなる。このため、出力端子５０の電圧
は、信号源２９の信号のプラス側ピークレベル略
等しくなり、このことは取りも直さず信号源２９
の信号をピーク検波したことになる。このときの
出力信号の時定数は、定電流回路４５の出力電流
からトランジスタ４１のコレクタ電流を差し引い
た差分の電流でコンデンサ５２が充電されること
から、定電流回路４５の出力電流とコンデンサ５
２の容量とによつて決定され、例えば定電流回路
４５の出力電流を小さくしておけば、充電電流が
減るため時定数を長くすることができる。

ここで、上記信号源２９の出力信号レベルが大
きくなり、ダイオード３７の両端の電位値が該ダ
イオード３７をオンさせるに足る値以上になる
と、トランジスタ３８がオンし、これに伴つてト
ランジスタ４６もオンする。このため、定電流回
路４５の出力電流からトランジスタ４１のコレク
タ電流を差し引いた差分の電流に、トランジスタ
４６のコレクタ電流を加えた電流で、コンデンサ
５２が充電されることになり、出力信号の立ち上
がり時定数を短くすることができる。

ここにおいて、第３図では、主なトランジスタ
にPNP形のものを用いた一例を示したが、これ
は第４図に示すようにNPN形のトランジスタを
用いても同様に構成することができる。そして、
第４図の動作も上記第３図と略同様にして説明す
ることができるものである。

第５図は、この発明のさらに他の実施例を示す
ものである。すなわち、信号源５３の一端は、
NPN形のトランジスタ５４のベースに接続され、
該信号源５３の他端は、コンデンサ５５を介して
接地されている。そして、このトランジスタ５４
のコレクタは、直流電圧＋Ｖc.c.が印加された電源
端子５６に接続され、該トランジスタ５４のエミ
ツタは、抵抗５７及び定電流回路５８を直列に介
して接地されている。ここで、上記トランジスタ
５４のエミツタと抵抗５７との接続点は、NPN
形のトランジスタ５９のベースに接続されてい
る。このトランジスタ５９のエミツタは、他の
NPN形のトランジスタ６０のエミツタに接続さ
れ、その接続点は、定電流回路６１を介して接地
されている。また、上記トランジスタ５９のコレ
クタは、他のPNP形のトランジスタ６２のコレ
クタに接続され、その接続点は、他のPNP形の
トランジスタ６３のベースに接続されるととも
に、図示極性にダイオード６４を介して上記電源
端子５６に接続されている。さらに、上記トラン
ジスタ６０のコレクタは、上記トランジスタ６２
のベースに接続されるとともに、図示極性にダイ
オード６５を介して上記電源端子５６に接続され
ている。また、上記トランジスタ６２のエミツタ
は、上記電源端子５６に接続されている。さら
に、上記トランジスタ６３のエミツタは、上記電
源端子５６に接続され、コレクタは、上記トラン
ジスタ６０のベースとともに出力端子６６に接続
されている。

そして、上記トランジスタ５９，６０，６２，
６３、ダイオード６４，６５及び定電流回路６１
よりなる回路が、上記信号源５３の出力信号レベ
ルが小さいとき動作する第１の回路６７を構成す
るものである。

一方、上記抵抗５７と定電流回路５８との接続
点は、NPN形のトランジスタ６８のベースに接
続されている。このトランジスタ６８のエミツタ
は、他のNPN形のトランジスタ６９のエミツタ
と接続され、その接続点は定電流回路７０を介し
て接地されている。また、上記トランジスタ６８
コレクタは、PNP形のトランジスタ７１のコレ
クタに接続されるとともに、他のPNP形のトラ
ンジスタ７２のベースに接続されている。さら
に、上記トランジスタ６９のコレクタは、上記ト
ランジスタ７１のベースに接続されるとともに、
図示極性のダイオード７３を介して上記電源端子
５６に接続されている。また、上記トランジスタ
７１のエミツタは、上記電源端子５６に接続され
ている。ここで、上記トランジスタ７２のエミツ
タは、上記電源端子５６に接続され、コレクタ
は、上記出力端子６６に接続された後、上記トラ
ンジスタ６９のベースに接続されるとともに、コ
ンデンサ７４及び抵抗７５を並列に介して接地さ
れている。

そして、上記トランジスタ６８，６９，７１，
７２、ダイオード７３及び定電流回路７０よりな
る回路が、上記信号源５３の出力信号レベルが大
きいとき動作する第２の回路７６を構成するもの
である。

ここで、上記定電流回路６１，７０は、それら
の出力電流をそれぞれIa、Ibとすると、 Ia≪Ib なる関係を有し、上記抵抗５７の抵抗値をＲ、定
電流回路５８の出力電流をIoとすると、第１及び
第２の回路６７，７６間には、Ｒ・Ioなるオフセ
ツト電圧が与えられている。

このため、信号源５３の出力信号レベルが小さ
い場合には、第１の回路６７が駆動され、この第
１の回路６７の出力電流によつてコンデンサ７４
が充電される。この場合、第１の回路６７の出力
電流は少なく、コンデンサ７４を充電するのに時
間がかかる。つまり、出力端子６６の出力信号レ
ベルの立ち上がり時定数が長くなる。このため、
信号源５３から第１０図ａに示すような比較的低
い周波数の信号が発生された場合でも、出力端子
６６からは、同図ｂに示すように、リツプルの少
ない出力信号が得られるとになる。もし、このと
きのコンデンサ４の充放電時定数が短いと、出力
端子６６から得られる出力信号は、第１０図ｃに
示すように、リツプルを多く含むことになる。

また、信号源５３の出力信号レベルが急激に大
きくなると、第１の回路６７とともに第２の回路
７６も駆動され、両回路６７，７６の出力電流を
加算した電流でコンデンサ７４が充電されるた
め、第１の回路６７のみが駆動されているときに
比して、コンデンサ７４が急速に充電されるよう
になり、時定数を短くすることができるものであ
る。

ここで、第６図乃至第８図は、それぞれ時定数
を切り換えるためのオフセツトの与え形の変形例
を、第４図に示す回路を例にして示すものであ
る。すなわち、第６図に示すものは、第４図に示
すダイオード７７に代えて抵抗７８を用いたもの
である。また、第７図に示すものは、第４図に示
すトランジスタ７９，８０のエミツタ面積比を変
えたものである。さらに、第８図に示すものは、
トランジスタ７９，８０のベース電位に抵抗８１
で差をもたせるようにしたものである。また、図
示していないが、増幅素子等を用いてオフセツト
を与えるようにしてもよいことはもちろんであ
る。

なお、この発明は上記各実施例に限定されるも
のではなく、この外その要旨を逸脱しない範囲で
種々変形して実施することができる。

したがつて、以上詳述したようにこの発明によ
れば、外付回路部品を少なくして時定数を２段階
に切り換えることができ、IC化に好適する極め
て良好なレベル検出回路を提供することができ
る。

【図面の簡単な説明】

第１図は従来のレベル検出回路を示す回路構成
図、第２図はこの発明に係るレベル検出回路の一
実施例を示す回路構成図、第３図乃至第５図はそ
れぞれこの発明の他の実施例を示す回路構成図、
第６図乃至第８図はそれぞれオフセツト電圧の与
え方の変形例を示す回路構成図、第９図は第２図
に示す実施例の効果を説明するための図、第１０
図は第５図に示す実施例の効果を説明するための
図である。１１……信号源、１２……コンデンサ、１３…
…増幅器、１４……コンデンサ、１５……ダイオ
ード、１６……コンデンサ、１７……抵抗、１８
……コンデンサ、１９……出力端子、２０……ダ
イオード、２１……信号源、２２１，２２２，
…，２２ｎ……演算増幅回路、２３１，２３２、
……抵抗、２４１，２４２，…，２４ｎ……ダイ
オード、２５……出力端子、２６１，２６２，
…，２６ｎ……検波回路、２７１，２７２，…，
２７ｎ−１……定電圧源、２８……コンデンサ、
２９……信号源、３０……コンデンサ、３１，３
２……トランジスタ、３３……抵抗、３４……バ
イアス電源端子、３５……定電流回路、３６……
電源端子、３７……ダイオード、３８，３９……
トランジスタ、４０……定電流回路、４１……ト
ランジスタ、４２……ダイオード、４３……トラ
ンジスタ、４４……ダイオード、４５……定電流
回路、４６……トランジスタ、４７……ダイオー
ド、４８……抵抗、４９……ダイオード、５０…
…出力端子、５１……抵抗、５２……コンデン
サ、５３……信号源、５４……トランジスタ、５
５……コンデンサ、５６……電源端子、５７……
抵抗、５８……定電流回路、５９，６０……トラ
ンジスタ、６１……定電流回路、６２，６３……
トランジスタ、６４，６５……ダイオード、６６
……出力端子、６７……第１の回路、６８，６９
……トランジスタ、７０……定電流回路、７１，
７２……トランジスタ、７３……ダイオード、７
４……コンデンサ、７５……抵抗、７６……第２
の回路、７７……ダイオード、７８……抵抗、７
９，８０……トランジスタ、８１……抵抗。

Claims

【特許請求の範囲】

１入力信号レベルと出力信号レベルとを比較し
その差成分が所定範囲内にある状態で前記入力信
号を整流するレベル検波回路と、このレベル検波
回路の出力信号の立ち上がり時定数を決定するコ
ンデンサと、前記入力信号レベルと出力信号レベ
ルとの差成分が所定範囲外となつた状態で駆動さ
れるオフセツトレベルを有し、前記入力信号レベ
ルの変化に応じて前記コンデンサに供給される電
流を制御し、前記出力信号レベルの立ち上がり時
定数を変化させる回路とを具備してなることを特
徴とするレベル検出回路。