JPS643221Y2 - - Google Patents
Info
- Publication number
- JPS643221Y2 JPS643221Y2 JP1982054675U JP5467582U JPS643221Y2 JP S643221 Y2 JPS643221 Y2 JP S643221Y2 JP 1982054675 U JP1982054675 U JP 1982054675U JP 5467582 U JP5467582 U JP 5467582U JP S643221 Y2 JPS643221 Y2 JP S643221Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resistor
- voltage
- diode
- integration circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/002—Volume compression or expansion in amplifiers in untuned or low-frequency amplifiers, e.g. audio amplifiers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
- G01R15/005—Circuits for altering the indicating characteristic, e.g. making it non-linear
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/22—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using conversion of AC into DC
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor
- G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for integration or differentiation; for forming integrals
- G06G7/184—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for integration or differentiation; for forming integrals using capacitive elements
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Multimedia (AREA)
- Power Engineering (AREA)
- Control Of Amplification And Gain Control (AREA)
- Power Conversion In General (AREA)
- Amplifiers (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【考案の詳細な説明】
本考案はオーデイオ信号等の正弦波信号を整流
平滑して可変直流電圧を得る非線形積分回路に関
する。
平滑して可変直流電圧を得る非線形積分回路に関
する。
本考案に係る非線形積分回路は雑音抑圧回路や
自動利得制御回路等に用いられ、殊に電源電圧が
1.8乃至３ボルトの低電圧であつても十分な特性
を得る非線形積分回路を提供することを目的とす
る。また、他の目的は、シリコン・ウエハアに半
導体集積回路化が可能な非線形積分回路を提供す
るにある。
自動利得制御回路等に用いられ、殊に電源電圧が
1.8乃至３ボルトの低電圧であつても十分な特性
を得る非線形積分回路を提供することを目的とす
る。また、他の目的は、シリコン・ウエハアに半
導体集積回路化が可能な非線形積分回路を提供す
るにある。
以下、従来の非線形積分回路に就いて第１図に
基づき説明する。
基づき説明する。
図に於て、１は半波整流回路、２は平滑回路、
３は可変インピーダンス素子として機能する電界
効果型トランジスタである。INは入力端子、Ａ
はバツフアー・アンプであり、整流回路１はダイ
オードと抵抗５によつて形成され、平滑回路２は
整流回路１に直列に抵抗８が接続され、その抵抗
８の両端に平滑コンデンサ５，６が接続され、且
つ抵抗８に並列にダイオード９が接続されてい
る。
３は可変インピーダンス素子として機能する電界
効果型トランジスタである。INは入力端子、Ａ
はバツフアー・アンプであり、整流回路１はダイ
オードと抵抗５によつて形成され、平滑回路２は
整流回路１に直列に抵抗８が接続され、その抵抗
８の両端に平滑コンデンサ５，６が接続され、且
つ抵抗８に並列にダイオード９が接続されてい
る。
次に斯る非線形積分回路の動作について第２図
ａ，ｂ，ｃの動作波形に基づき説明する。尚、第
２図ａはバツフアー・アンプＡの出力端ａの出力
波形を示し、第２図ｂは整流回路１の出力端ｂの
波形を示し、第２図ｃは平滑回路２の出力端ｃの
波形を示している。
ａ，ｂ，ｃの動作波形に基づき説明する。尚、第
２図ａはバツフアー・アンプＡの出力端ａの出力
波形を示し、第２図ｂは整流回路１の出力端ｂの
波形を示し、第２図ｃは平滑回路２の出力端ｃの
波形を示している。
入力端子INに印加されたオーデイオ信号の正
弦波信号は、バツフアー・アンプＡに印加され、
その出力は、整流回路１によつて半波整流され、
平滑回路２の平滑コンデンサ６に充電々流を流し
込み、第２図ｂに示すようなリツプルを含む出力
波形を得る。そして更に、抵抗８或いはダイオー
ド９から平滑コンデンサ７に充電々流が流れ込
み、第２図ｃのように略リツプルを含まない可変
直流電圧を得る。
弦波信号は、バツフアー・アンプＡに印加され、
その出力は、整流回路１によつて半波整流され、
平滑回路２の平滑コンデンサ６に充電々流を流し
込み、第２図ｂに示すようなリツプルを含む出力
波形を得る。そして更に、抵抗８或いはダイオー
ド９から平滑コンデンサ７に充電々流が流れ込
み、第２図ｃのように略リツプルを含まない可変
直流電圧を得る。
さて、ダイオード９の働きに就いて説明しよ
う。もし、ダイオード９が付加されていない場
合、第２図ａに示すように振幅が小さい状態から
イの出力波形のように急激に増大したとすると、
平滑コンデンサ７への充電が抵抗８と平滑コンデ
ンサ７の時定数により遅延を生じ、第２図ｃのロ
の点線で示すような出力波形となり、斯る回路で
は急激な振幅の増大に応答できない欠点がある。
しかし、、ダイオード９を付加することにより、
抵抗８の端子間電圧がダイオード９のスレツシユ
ホールド・レベル以上になると、平滑コンデンサ
７への充電々流が抵抗８を通ることなくダイオー
ド９に流れて急速に充電する為に、遅延を生じる
ことなく第２図ｃのハの実線の如き出力波形を得
る。
う。もし、ダイオード９が付加されていない場
合、第２図ａに示すように振幅が小さい状態から
イの出力波形のように急激に増大したとすると、
平滑コンデンサ７への充電が抵抗８と平滑コンデ
ンサ７の時定数により遅延を生じ、第２図ｃのロ
の点線で示すような出力波形となり、斯る回路で
は急激な振幅の増大に応答できない欠点がある。
しかし、、ダイオード９を付加することにより、
抵抗８の端子間電圧がダイオード９のスレツシユ
ホールド・レベル以上になると、平滑コンデンサ
７への充電々流が抵抗８を通ることなくダイオー
ド９に流れて急速に充電する為に、遅延を生じる
ことなく第２図ｃのハの実線の如き出力波形を得
る。
上述から明らかな如く、ダイオード９は平滑コ
ンデンサ７を急速に充電して遅延を防止する機能
を果たしている。しかし、ダイオード９をシリコ
ンで形成したとすると、そのスレツシユホールド
電圧が約0.7ボルトであるので、比較的高い電源
電圧（５ボルト以上）の場合は無視することが可
能であるが、1.8〜３ボルトの低い電源電圧のと
きは、問題となる。例えば、電源電圧が1.8ボル
トであつて、0.9ボルトの直流電圧に入力信号を
重畳したとすると、電圧損失が0.7ボルトである
ので、有効な電源電圧は1.1ボルトである。また、
９ボルトの直流電位を基準とすると、僅かに±
0.2ボルトの余裕しか存在しないことになる。
ンデンサ７を急速に充電して遅延を防止する機能
を果たしている。しかし、ダイオード９をシリコ
ンで形成したとすると、そのスレツシユホールド
電圧が約0.7ボルトであるので、比較的高い電源
電圧（５ボルト以上）の場合は無視することが可
能であるが、1.8〜３ボルトの低い電源電圧のと
きは、問題となる。例えば、電源電圧が1.8ボル
トであつて、0.9ボルトの直流電圧に入力信号を
重畳したとすると、電圧損失が0.7ボルトである
ので、有効な電源電圧は1.1ボルトである。また、
９ボルトの直流電位を基準とすると、僅かに±
0.2ボルトの余裕しか存在しないことになる。
従つて、低電圧電源の場合は、シリコンダイオ
ードでは動作しないことが明らかである。
ードでは動作しないことが明らかである。
更に、ダイオード９にゲルマニウムダイオード
を使用すれば、シリコン基板に集積化ができない
し、高価なものとなる。また、低電圧動作は困難
である。
を使用すれば、シリコン基板に集積化ができない
し、高価なものとなる。また、低電圧動作は困難
である。
本考案は上述に鑑みなされたものであつて、入
力信号の振幅変動に対しても遅延を生じることな
く急峻に応答する非線形積分回路を提供すること
を目的とする。
力信号の振幅変動に対しても遅延を生じることな
く急峻に応答する非線形積分回路を提供すること
を目的とする。
また、シリコンウエフアに容易に半導体集積化
が可能であつて安価で、然も、低電圧電源であつ
ても安定した特性を得る非線形積分回路を提供す
ることを目的とする。
が可能であつて安価で、然も、低電圧電源であつ
ても安定した特性を得る非線形積分回路を提供す
ることを目的とする。
更に、ダイオードの電圧−電流（Ｖ−Ｉ）特性
に近似した回路を用いた非線形積分回路を提供す
ることを目的とする。
に近似した回路を用いた非線形積分回路を提供す
ることを目的とする。
以下本考案に係る非線形積分回路について第３
図乃至第６図の実施例に基づき説明する。また、
第３図乃至第６図を通し同一部分には同一符号が
付与されている。
図乃至第６図の実施例に基づき説明する。また、
第３図乃至第６図を通し同一部分には同一符号が
付与されている。
さて、第３図の実施例は第１図の非線形積分回
路を基本として、ダイオード９の代わりにPNP
トランジスタ１０と抵抗１１が付加されてる点
と、比較器１２と駆動トランジスタ１３が具えら
れている点に相違を有している。PNPトランジ
スタ１０のエミツタは抵抗８と平滑コンデンサ６
との接続点ｂに接続し、そのコレクタは抵抗１１
を介して抵抗８と平滑コンデンサ７との接続点ｃ
に接続される。また、比較器１２の正転入力端子
が接続点ｂに、そして反転入力端子が接続点ｃに
接続されている。比較器１２の出力端がトランジ
スタ１３のベースに接続され、そのコレクタが
PNPトランジスタ１０のベースに接続され、ト
ランジスタ１０のエミツタは接地されている。
路を基本として、ダイオード９の代わりにPNP
トランジスタ１０と抵抗１１が付加されてる点
と、比較器１２と駆動トランジスタ１３が具えら
れている点に相違を有している。PNPトランジ
スタ１０のエミツタは抵抗８と平滑コンデンサ６
との接続点ｂに接続し、そのコレクタは抵抗１１
を介して抵抗８と平滑コンデンサ７との接続点ｃ
に接続される。また、比較器１２の正転入力端子
が接続点ｂに、そして反転入力端子が接続点ｃに
接続されている。比較器１２の出力端がトランジ
スタ１３のベースに接続され、そのコレクタが
PNPトランジスタ１０のベースに接続され、ト
ランジスタ１０のエミツタは接地されている。
第３図の実施例から明らかなように、抵抗８の
端子間電圧を比較器１２によつて検出してトラン
ジスタ１３をオン状態としてPNPトランジスタ
１０を駆動している。この状態では平滑コンデン
サ７への充電々流は抵抗８を流れることなく
PNPトランジスタ１０と抵抗１１に流れて急速
に充電される。従つて、第２図ａのイに示すよう
に急激に振幅が増大したとしても、第２図ｃのロ
に示すような遅延を生じることなく、第２図ｃの
ハの出力波形のように急峻な立ち上りを示す。ま
た、PNPトランジスタ１０の飽和状態のコレク
タ・エミツタ間電圧VCE（sat）は約0.2ボルトであ
るので、シリコン・ダイオード９のように大きな
電圧損失を被むることがない。一方、比較器１２
によつて任意の一定レベルのスレツシユホールド
電圧が設定されており、抵抗８の端子間電圧が検
出されている。また、比較器１２はダイオード或
いは抵抗を用いた直流電圧１４を付加することに
よつてスレツシユホールド電圧が設定されてい
る。更にまた、PNPトランジスタ１０のコレク
タには抵抗１１が接続されており、そのＶ−Ｉ特
性がダイオードのＶ−Ｉ特性に近似するようにな
されている。
端子間電圧を比較器１２によつて検出してトラン
ジスタ１３をオン状態としてPNPトランジスタ
１０を駆動している。この状態では平滑コンデン
サ７への充電々流は抵抗８を流れることなく
PNPトランジスタ１０と抵抗１１に流れて急速
に充電される。従つて、第２図ａのイに示すよう
に急激に振幅が増大したとしても、第２図ｃのロ
に示すような遅延を生じることなく、第２図ｃの
ハの出力波形のように急峻な立ち上りを示す。ま
た、PNPトランジスタ１０の飽和状態のコレク
タ・エミツタ間電圧VCE（sat）は約0.2ボルトであ
るので、シリコン・ダイオード９のように大きな
電圧損失を被むることがない。一方、比較器１２
によつて任意の一定レベルのスレツシユホールド
電圧が設定されており、抵抗８の端子間電圧が検
出されている。また、比較器１２はダイオード或
いは抵抗を用いた直流電圧１４を付加することに
よつてスレツシユホールド電圧が設定されてい
る。更にまた、PNPトランジスタ１０のコレク
タには抵抗１１が接続されており、そのＶ−Ｉ特
性がダイオードのＶ−Ｉ特性に近似するようにな
されている。
第４図は非線形積分回路の他の実施例であり、
抵抗８にPNPトランジスタ２１、抵抗３１乃至
PNPトランジスタ２３、抵抗３３が夫々並列接
続されており、PNPトランジスタ２１，２２，
２３のベースは共通接続され、駆動トランジスタ
１３のコレクタに接続されている。他は第３図実
施例の回路と同様である。また、抵抗３１〜３３
の抵抗値は電源電圧が1.8乃至３ボルトの場合、
約１乃至10KΩの範囲で異なつた抵抗値に設定す
る。これによつて、ダイオードのＶ−Ｉ特性に近
似させることが可能である。また、抵抗３１〜３
３の抵抗値は電源電圧が異なれば異なつた値にな
ることは言うまでもない。
抵抗８にPNPトランジスタ２１、抵抗３１乃至
PNPトランジスタ２３、抵抗３３が夫々並列接
続されており、PNPトランジスタ２１，２２，
２３のベースは共通接続され、駆動トランジスタ
１３のコレクタに接続されている。他は第３図実
施例の回路と同様である。また、抵抗３１〜３３
の抵抗値は電源電圧が1.8乃至３ボルトの場合、
約１乃至10KΩの範囲で異なつた抵抗値に設定す
る。これによつて、ダイオードのＶ−Ｉ特性に近
似させることが可能である。また、抵抗３１〜３
３の抵抗値は電源電圧が異なれば異なつた値にな
ることは言うまでもない。
第５図の実施例は平滑回路２の出力段にボルテ
ージホロワ回路１５が接続されて、その出力が、
スレツシユホールド電圧１４を介して、比較器１
２の反転入力端子に印加されていると共に、電界
効果型トランジスタ３のゲートに印加されてい
る。抵抗８が200KΩ以上の高抵抗のときは比較
器１２のバイアス電流を無視できないので有効で
ある。
ージホロワ回路１５が接続されて、その出力が、
スレツシユホールド電圧１４を介して、比較器１
２の反転入力端子に印加されていると共に、電界
効果型トランジスタ３のゲートに印加されてい
る。抵抗８が200KΩ以上の高抵抗のときは比較
器１２のバイアス電流を無視できないので有効で
ある。
尚、スレツシユホールド電圧１４は第６図の如
く、比較器の差動対トランジスタ１７，１８の反
転入端子側のトランジスタ１８のエミツタに抵抗
１６を接続して、設定してもよいことは明らかで
ある。
く、比較器の差動対トランジスタ１７，１８の反
転入端子側のトランジスタ１８のエミツタに抵抗
１６を接続して、設定してもよいことは明らかで
ある。
上述のように、本考案に係る非線形積分回路に
よつて、入力信号の急激な振幅変動に対して急峻
に応答する回路をスレツシユホールド電圧の低
い、然も、ダイオードのＶ−Ｉ特性に近似した特
性の回路を用いることによつて達成できる。即
ち、ダイオード９の代わりに、直列接続された
PNPトランジスタと抵抗を少なくとも一つ以上
並列接続することによつて、ダイオードのＶ−Ｉ
特性に近似した特性を得ることができると共に、
通常のバイポーラ・プロセスで製造が可能とな
る。従つて、安価な非線形積分回路を提供できる
利点を有する。また、本考案に係る非線形積分回
路は、1.8乃至３ボルトの低電圧電源で十分作動
させることができる。無論、電源電圧が３ボルト
以上の比較的高い電源電圧であつても作動するこ
とは言うまでもない。
よつて、入力信号の急激な振幅変動に対して急峻
に応答する回路をスレツシユホールド電圧の低
い、然も、ダイオードのＶ−Ｉ特性に近似した特
性の回路を用いることによつて達成できる。即
ち、ダイオード９の代わりに、直列接続された
PNPトランジスタと抵抗を少なくとも一つ以上
並列接続することによつて、ダイオードのＶ−Ｉ
特性に近似した特性を得ることができると共に、
通常のバイポーラ・プロセスで製造が可能とな
る。従つて、安価な非線形積分回路を提供できる
利点を有する。また、本考案に係る非線形積分回
路は、1.8乃至３ボルトの低電圧電源で十分作動
させることができる。無論、電源電圧が３ボルト
以上の比較的高い電源電圧であつても作動するこ
とは言うまでもない。
第１図は従来の非線形積分回路、第２図ａ，
ｂ，ｃは非線形積分回路の動作を説明する為の出
力波形図、第３図乃至第５図は本考案に係る非線
形積分回路の実施例、第６図は比較器の一実施例
を示す図である。 １：整流回路、２：平滑回路、３：可変抵抗素
子、６，７：平滑コンデンサ、１２：比較器、１
４：スレツシユホールド電圧、１５：ボルテージ
ホロワ回路。
ｂ，ｃは非線形積分回路の動作を説明する為の出
力波形図、第３図乃至第５図は本考案に係る非線
形積分回路の実施例、第６図は比較器の一実施例
を示す図である。 １：整流回路、２：平滑回路、３：可変抵抗素
子、６，７：平滑コンデンサ、１２：比較器、１
４：スレツシユホールド電圧、１５：ボルテージ
ホロワ回路。
Claims (1)
- 【実用新案登録請求の範囲】 １ 正弦波信号を整流する整流回路と該整流回路
からの出力を平滑する平滑回路とからなる非線
形積分回路に於て、該平滑回路は整流回路に直
列に接続された抵抗と該抵抗の両端に接続され
た平滑コンデンサからなり、且つ該抵抗の両端
の電位差を比較する比較器と、該抵抗の端子間
に少なくとも一組以上の直列接続されたPNP
トランジスタと抵抗が並列接続されており、所
定のスレツシユホールド電圧を検出する該比較
器によつて該PNPトランジスタを制御する手
段を具え、前記正弦波信号を該整流回路及び該
平滑回路を介することによつて可変直流電圧を
得ることを特徴とする非線形積分回路。 ２ 非線形積分回路からの出力をボルテージホロ
ワ回路を介して得る実用新案登録請求の範囲第
１項記載の非線形積分回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982054675U JPS58178725U (ja) | 1982-04-15 | 1982-04-15 | 非線形積分回路 |
| GB08309267A GB2121250B (en) | 1982-04-15 | 1983-04-06 | Non-linear integration circuit |
| US06/482,463 US4546274A (en) | 1982-04-15 | 1983-04-06 | Non-linear integration circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982054675U JPS58178725U (ja) | 1982-04-15 | 1982-04-15 | 非線形積分回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58178725U JPS58178725U (ja) | 1983-11-30 |
| JPS643221Y2 true JPS643221Y2 (ja) | 1989-01-27 |
Family
ID=12977356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1982054675U Granted JPS58178725U (ja) | 1982-04-15 | 1982-04-15 | 非線形積分回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4546274A (ja) |
| JP (1) | JPS58178725U (ja) |
| GB (1) | GB2121250B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2147165B (en) * | 1983-09-21 | 1987-10-21 | British Broadcasting Corp | Dynamic range control |
| GB2179808B (en) * | 1983-09-21 | 1987-10-21 | British Broadcasting Corp | Dynamic range control of a signal |
| NL9002154A (nl) * | 1990-10-04 | 1992-05-06 | Philips Nv | Companderende stroom-modus transconductor-c integrator. |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3633043A (en) * | 1970-02-16 | 1972-01-04 | Dorn Thomas E | Constant slew rate circuits |
| US3986127A (en) * | 1975-05-27 | 1976-10-12 | The United States Of America As Represented By The Secretary Of The Air Force | Integrated feedback active filter/integrator |
| US4156229A (en) * | 1977-01-31 | 1979-05-22 | Sperry-Sun, Inc. | Bit identification system for borehole acoustical telemetry system |
| US4247823A (en) * | 1979-03-23 | 1981-01-27 | Sperry Corporation | Low noise, low phase shift analog signal multiplier |
-
1982
- 1982-04-15 JP JP1982054675U patent/JPS58178725U/ja active Granted
-
1983
- 1983-04-06 GB GB08309267A patent/GB2121250B/en not_active Expired
- 1983-04-06 US US06/482,463 patent/US4546274A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB2121250B (en) | 1986-02-19 |
| GB2121250A (en) | 1983-12-14 |
| JPS58178725U (ja) | 1983-11-30 |
| US4546274A (en) | 1985-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4574202A (en) | Rectifier circuit with attack time variable in response to an input signal level | |
| JPS6111546B2 (ja) | ||
| US4685048A (en) | AC-DC transformation circuit | |
| JPS643221Y2 (ja) | ||
| JPS58162115A (ja) | 自動利得制御増幅回路および補聴器 | |
| US3970870A (en) | Signal rectifying circuit | |
| US3870898A (en) | Frequency-to-voltage converter | |
| JPH021636Y2 (ja) | ||
| JPS6133483B2 (ja) | ||
| US5237222A (en) | Comparator circuit for an integrator | |
| JPS5926671Y2 (ja) | シュミット回路 | |
| JPH0226405B2 (ja) | ||
| JPS5921549Y2 (ja) | 単安定マルチバイブレ−タ | |
| JP3282402B2 (ja) | 直線検波回路 | |
| JPH0416503Y2 (ja) | ||
| JP4183766B2 (ja) | 高速ビデオ信号の制限を行う方法および装置 | |
| JPS62237810A (ja) | スイツチング回路 | |
| JP3282401B2 (ja) | 直線検波回路 | |
| JPS586013Y2 (ja) | 直流電源回路における保護回路 | |
| JPS6218999Y2 (ja) | ||
| JPS6093805A (ja) | 検波回路 | |
| JPS62114014A (ja) | 定電圧電源回路 | |
| JPS625538B2 (ja) | ||
| JPH063469B2 (ja) | 両極性電圧検出回路 | |
| JPS6115619Y2 (ja) |