JPS6094526A - パルス処理回路 - Google Patents
パルス処理回路Info
- Publication number
- JPS6094526A JPS6094526A JP58203246A JP20324683A JPS6094526A JP S6094526 A JPS6094526 A JP S6094526A JP 58203246 A JP58203246 A JP 58203246A JP 20324683 A JP20324683 A JP 20324683A JP S6094526 A JPS6094526 A JP S6094526A
- Authority
- JP
- Japan
- Prior art keywords
- address
- pulse
- data
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/78—Generating a single train of pulses having a predetermined pattern, e.g. a predetermined number
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、NO工作機等の位置検出等に用いられるパル
スジェネレータをはじめとする種々の検出器の出力パル
スを処理する回路、詳しくはある種のパルスパターンヲ
数種のパルスパターンニ変換する回路に関するものであ
る。
スジェネレータをはじめとする種々の検出器の出力パル
スを処理する回路、詳しくはある種のパルスパターンヲ
数種のパルスパターンニ変換する回路に関するものであ
る。
かかる回路の従来例を第1図に示す。
第1図において1はマルチプライヤ−(例えばL815
1)、2はDフリップフロップ゛(例えばLS877)
であり、パルス入力X%Yをモードセレクト信号S1.
Soで指定された形式に従って変換し、UP、DOWN
信号を出力するよう構成されている。
1)、2はDフリップフロップ゛(例えばLS877)
であり、パルス入力X%Yをモードセレクト信号S1.
Soで指定された形式に従って変換し、UP、DOWN
信号を出力するよう構成されている。
第2図に、その変換されるようすを示す。
例えば、(7)に示すパルスパターンを入力する場合、
モードセレクト信号(Sl、So)をそれぞれ0、D、
l、o)、(o、o)に指定して(イ)、(つ)、に)
Ic 示スパルスパターンに変換される。
モードセレクト信号(Sl、So)をそれぞれ0、D、
l、o)、(o、o)に指定して(イ)、(つ)、に)
Ic 示スパルスパターンに変換される。
また、(3)に示すパルスパターンを入力する場合は、
モードセレクト信号(81,sQ)を(0,1)に指定
して、因に示すパルスパターンに変換される。
モードセレクト信号(81,sQ)を(0,1)に指定
して、因に示すパルスパターンに変換される。
ところで、(7)はインクリノンタル式ロータリーエン
コーダの出力パルスの例であり、2相のA)L−スの位
相差で、その回転方向を検知するものであ0うは、磁気
式変位検出t(の出力パルスの例であシ、移動方向によ
って、どちらかのパルスのみが所定の移動量ごとにLo
w’になるものである。
コーダの出力パルスの例であり、2相のA)L−スの位
相差で、その回転方向を検知するものであ0うは、磁気
式変位検出t(の出力パルスの例であシ、移動方向によ
って、どちらかのパルスのみが所定の移動量ごとにLo
w’になるものである。
すなわち、第1図に示した従来回路は(7)及び(4)
のパルスパターンをUP、DOWN信号に変換する機能
を有している。
のパルスパターンをUP、DOWN信号に変換する機能
を有している。
ところが、パルスパターンとしては、ほかに第3図の割
に示すような、回転方向に関係なく所定の移動量ごとに
イネーブル信号 が′″L ow’になり、移動方向は
、アップ/ダウン信号(UP/DOWN)の’111g
1ピ又は’LOW’によって検知する形式のものもあシ
、これに対応できる回路が望まれるところである。
に示すような、回転方向に関係なく所定の移動量ごとに
イネーブル信号 が′″L ow’になり、移動方向は
、アップ/ダウン信号(UP/DOWN)の’111g
1ピ又は’LOW’によって検知する形式のものもあシ
、これに対応できる回路が望まれるところである。
第1図に示した従来回路では、前記(1)に示す出力を
得ることは不可能であり、仮にNANDゲートその他を
(J加して実現しようとすれば、部品点数が大幅に増加
してしまい、実用性に欠けるという欠点がある。
得ることは不可能であり、仮にNANDゲートその他を
(J加して実現しようとすれば、部品点数が大幅に増加
してしまい、実用性に欠けるという欠点がある。
本発明は、上記欠点を解消することを目的としてなされ
たもので、部品点数を従来回路よシ減少させたうえで、
従来機能を満足し、かつ前記(1)等のパルスパターン
を出力できるパルス処理回路を提供するものである。
たもので、部品点数を従来回路よシ減少させたうえで、
従来機能を満足し、かつ前記(1)等のパルスパターン
を出力できるパルス処理回路を提供するものである。
本発明の要旨となるところは、本回路をDフリップフロ
ップとROMのみで構成し、本回路に入力される検出器
の出力を前記Dフリップフロップで前回値を1クロツク
保持して、その検出器出力の前回値と今回値及び、モー
ドセレクト信号とでアドレス信号を合成し、そのアドレ
ス信号をROMに入力することによシ、あらかじめIt
OMに記憶させておいたデータを所定の出力信号とし
て読み出すところにある。
ップとROMのみで構成し、本回路に入力される検出器
の出力を前記Dフリップフロップで前回値を1クロツク
保持して、その検出器出力の前回値と今回値及び、モー
ドセレクト信号とでアドレス信号を合成し、そのアドレ
ス信号をROMに入力することによシ、あらかじめIt
OMに記憶させておいたデータを所定の出力信号とし
て読み出すところにある。
本発明の具体的実施例を第4図に示して説明する。
3はバイポーラROMであり、256WX4Bのような
小さなROMで良い。
小さなROMで良い。
2は、Dフリップフロップである。X、Yは各種パター
ンのパルス入力であり、80〜S3はモードセレクト信
号である。セレクト信号はそのまま、X、YはDフリッ
プフロップ2で1回遅らせx′。
ンのパルス入力であり、80〜S3はモードセレクト信
号である。セレクト信号はそのまま、X、YはDフリッ
プフロップ2で1回遅らせx′。
Yとし、それを再度1)フリップフロップ2で1回遅ら
せX、Yとしてit OM sに入力される。
せX、Yとしてit OM sに入力される。
つま’)(Y+ Xy Y、x+”0+’81 t82
、s5)の8ピット信号がltOMBのアドレス(A
o−A 7)信号となる。
、s5)の8ピット信号がltOMBのアドレス(A
o−A 7)信号となる。
さてここでは、第8図の(7)に示したパルスパターン
を処Jjllする場合を第5図に示して説明する。
を処Jjllする場合を第5図に示して説明する。
入力される2相パルスはDフリップフロップによって1
回(lクロックパルスCP)遅れて、X。
回(lクロックパルスCP)遅れて、X。
Y′に示す波形にな−たものとする。すると、xI。
Yはさらに1回遅れて図示するような波形になる。
このときの所定のセレクト信号(8o〜83)は、説明
を簡単にするため、(o 、 o 、 o 、 o)
とする。
を簡単にするため、(o 、 o 、 o 、 o)
とする。
すると、IL OM Bに入力されるアドレス信号(A
o〜A7)は、第5図に示すように’OH’ 、 ’O
H’ 。
o〜A7)は、第5図に示すように’OH’ 、 ’O
H’ 。
・・・・、’811’ 、 ’A1.l’ 、・・・・
・・となる。
・・となる。
ROMBはそれぞれのアドレスに記憶されているデータ
をアクセスして読み出すことになるが、このときあらか
じめアドレスゞ0■′にはデータ’4H’、アドレス′
8■′にはデータ’AH’ 、アドレス櫃H′にはデー
タ゛4H′(以下路)をというふうに記憶させておけば
、第5図に示すような出力信号(Do=Ds)が得られ
る。
をアクセスして読み出すことになるが、このときあらか
じめアドレスゞ0■′にはデータ’4H’、アドレス′
8■′にはデータ’AH’ 、アドレス櫃H′にはデー
タ゛4H′(以下路)をというふうに記憶させておけば
、第5図に示すような出力信号(Do=Ds)が得られ
る。
これはとりもなおさず、前述の(イ)や(1)に示した
パルスパターンとなる。
パルスパターンとなる。
このときのアドレスとデータの関係を状態図として第6
図に示す。二重丸は通常の所であり、丸は入力パルスが
立ち上がる所であり、丸内の数字がアドレス、丸外の数
字がデータである。実線矢印が正転方向、点線矢印が逆
転方向を示す。
図に示す。二重丸は通常の所であり、丸は入力パルスが
立ち上がる所であり、丸内の数字がアドレス、丸外の数
字がデータである。実線矢印が正転方向、点線矢印が逆
転方向を示す。
前述したようにアドレスが0OH−081(−OAI(
−・・・・と変化すれば、データが4H−AH−4H−
・・・・となることがわかる。
−・・・・と変化すれば、データが4H−AH−4H−
・・・・となることがわかる。
以上より、ROM8にあらかじめ書き込んでおくデータ
を変えれば、種々の出力を得ることができることは明ら
かであろう。
を変えれば、種々の出力を得ることができることは明ら
かであろう。
例えば、第2図のに)に示したもののように(イ)の出
力の4分の1の出力を得ようとすれば、正転に関しては
第6図のアドレスの、■、■を4Hにすればよい。すな
わち、モードセレクト信号(83〜So)を例えば(1
,0,0,0)とすれば、アドレス80II、 88A
、 8ALI・・・・に対応するデータを書き込んでお
けば良いのである。
力の4分の1の出力を得ようとすれば、正転に関しては
第6図のアドレスの、■、■を4Hにすればよい。すな
わち、モードセレクト信号(83〜So)を例えば(1
,0,0,0)とすれば、アドレス80II、 88A
、 8ALI・・・・に対応するデータを書き込んでお
けば良いのである。
つまり、アドレス信り゛の上位4桁はモードセレクト信
号で指定されるので、(0,0,0,0)から(1,1
,1,1)tで、7種のデータ群を出力できることにな
る。
号で指定されるので、(0,0,0,0)から(1,1
,1,1)tで、7種のデータ群を出力できることにな
る。
よって本回路は、次の変換が可能でβる。
中 (A/II 2 tl ’) −4(UP 、DO
WN )(Ill (A/B 2111)→(UI’/
DOWN、E)(1) (UP、1)OWN)→(UP
/DOWN、E)QV) (UP/DOWN、E)−(
UP、DOWN)さらに、現在知られていないパルスパ
ターンも出力可能である。
WN )(Ill (A/B 2111)→(UI’/
DOWN、E)(1) (UP、1)OWN)→(UP
/DOWN、E)QV) (UP/DOWN、E)−(
UP、DOWN)さらに、現在知られていないパルスパ
ターンも出力可能である。
以上述べたように、本発明によれば、きわめて少ない部
品点数で、ある種のパルスパターンを数種のパルスパタ
ーンに変換できるので、多機能なパルス処理回路をコン
パクトに実現できる。
品点数で、ある種のパルスパターンを数種のパルスパタ
ーンに変換できるので、多機能なパルス処理回路をコン
パクトに実現できる。
第1図は、従来例、第2図は従来例の人出力パルス例、
第3図は従来のパルスパターン、第4図は本発明の具体
的実施例、第5図は本発明の入出力パルス例、第6図は
本発明を説明する状態図である。 1:マルチプライヤ− 2:Dフリップフロップ 3:パイポーラR(it 第3図 第 4 図 第5 図
第3図は従来のパルスパターン、第4図は本発明の具体
的実施例、第5図は本発明の入出力パルス例、第6図は
本発明を説明する状態図である。 1:マルチプライヤ− 2:Dフリップフロップ 3:パイポーラR(it 第3図 第 4 図 第5 図
Claims (1)
- DフリップフロップとILOMを備え、本回路への入力
パルス信υの前回値をDフリップフロップで保持し、そ
の前回値と前記入力パルス信号の今回値及び、変換形式
を指定して入力するモードセレクト信号とでアドレス信
号を合成し、そのアドレス信号を几OΔ4に入力するこ
とにより、あらかじめ該ROMに書き込んでおいだ所定
のデータを前記アドレス信号に従って読み出すことによ
り、前記入力パルス信号を他の形式のパルス信号に変換
することを特徴とするパルス処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58203246A JPS6094526A (ja) | 1983-10-28 | 1983-10-28 | パルス処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58203246A JPS6094526A (ja) | 1983-10-28 | 1983-10-28 | パルス処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6094526A true JPS6094526A (ja) | 1985-05-27 |
| JPH0434685B2 JPH0434685B2 (ja) | 1992-06-08 |
Family
ID=16470851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58203246A Granted JPS6094526A (ja) | 1983-10-28 | 1983-10-28 | パルス処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6094526A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5643827A (en) * | 1979-09-17 | 1981-04-22 | Matsushita Electric Ind Co Ltd | Pulse detecting circuit |
-
1983
- 1983-10-28 JP JP58203246A patent/JPS6094526A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5643827A (en) * | 1979-09-17 | 1981-04-22 | Matsushita Electric Ind Co Ltd | Pulse detecting circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0434685B2 (ja) | 1992-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20010007539A1 (en) | Semiconductor device | |
| US5708842A (en) | Apparatus for changing coefficients utilized to perform a convolution operation having address generator which uses initial count number and up/down count inputs received from external | |
| JPH0434685B2 (ja) | ||
| JPH0234613Y2 (ja) | ||
| SU1309042A1 (ru) | Устройство дл поиска неисправных блоков и элементов | |
| JPS6241438Y2 (ja) | ||
| KR880001218B1 (ko) | 보조 기억장치 | |
| JPS6259328B2 (ja) | ||
| JPH0411388Y2 (ja) | ||
| JPH0352694B2 (ja) | ||
| JPS59140793A (ja) | 時分割スイツチ回路 | |
| SU1607071A1 (ru) | Устройство дл управлени шаговым двигателем | |
| JPS6319027B2 (ja) | ||
| JPS61109159A (ja) | メモリアクセス制御回路 | |
| JPH04349712A (ja) | ワンショットパルス発生回路 | |
| JPH0214617A (ja) | カウンタ装置 | |
| JPS5932819B2 (ja) | アドレス制御装置 | |
| JPS58146081A (ja) | メモリ入出力回路 | |
| JPH045292B2 (ja) | ||
| JPS6077220A (ja) | マイクロコンピユ−タシステムのクロツク周波数切換方式 | |
| JPH0474736B2 (ja) | ||
| JPS61157031A (ja) | パリテイ生成回路およびパリテイ検出回路 | |
| JPS6130774B2 (ja) | ||
| JP2001166987A (ja) | メモリウェイト制御回路 | |
| JPS58203583A (ja) | 文字認識装置 |