JPS6094565A - ４相ｐｓｋ同期検波回路 - Google Patents
４相ｐｓｋ同期検波回路Info
- Publication number
- JPS6094565A JPS6094565A JP58200966A JP20096683A JPS6094565A JP S6094565 A JPS6094565 A JP S6094565A JP 58200966 A JP58200966 A JP 58200966A JP 20096683 A JP20096683 A JP 20096683A JP S6094565 A JPS6094565 A JP S6094565A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- circuit
- carrier wave
- synchronous detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2275—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は搬送波帯ディジタル伝送方式に使用される受信
装置に係り、特に同相チャネルと直交チャネル間のクロ
ストークを抑制するに好適な４相ＰＳＫ （Ｐｈｏｓｅ
５ｈｉｆｔ Ｋｅｙｉｎｇ ）同期検波回路に関する
。
装置に係り、特に同相チャネルと直交チャネル間のクロ
ストークを抑制するに好適な４相ＰＳＫ （Ｐｈｏｓｅ
５ｈｉｆｔ Ｋｅｙｉｎｇ ）同期検波回路に関する
。
一般に、ディジタル信号を搬送波帯により伝送する方式
の一つとして、４相ＰＳＫ変調波を伝送する方式がある
。このような４相ＰＳＫ変調波を受信する場合には、通
常伝送効率、耐雑音性及び耐干渉性等の面で優れた特性
を持つ同期検波方式が多用されている。
の一つとして、４相ＰＳＫ変調波を伝送する方式がある
。このような４相ＰＳＫ変調波を受信する場合には、通
常伝送効率、耐雑音性及び耐干渉性等の面で優れた特性
を持つ同期検波方式が多用されている。
一方、ＰＳＫ変調波は搬送波が抑圧されているため、同
期検波の際には入力変調波から搬送波を再生する搬送波
再生回路が必要である。この搬送波再生回路にも槙々の
形式を備えた回路が提案されているが、４逓倍位相同期
回路は比較的構成が簡単であり、良（使用される回路の
一つである。
期検波の際には入力変調波から搬送波を再生する搬送波
再生回路が必要である。この搬送波再生回路にも槙々の
形式を備えた回路が提案されているが、４逓倍位相同期
回路は比較的構成が簡単であり、良（使用される回路の
一つである。
第１図は搬送波再生回路として４逓倍位相同期回路を用
いた４相ＰＳＫ同期検波回路の一例を示す図である。同
図において、入力端子１を介して受信した４相ＰＳＫ変
調波２は４逓倍回路３、位相同期回路４．１／４分周器
５及びπ／２移相器６で構成される搬送波再生回路に入
力されると共に、乗算器９及び１ｏにも入力される。
いた４相ＰＳＫ同期検波回路の一例を示す図である。同
図において、入力端子１を介して受信した４相ＰＳＫ変
調波２は４逓倍回路３、位相同期回路４．１／４分周器
５及びπ／２移相器６で構成される搬送波再生回路に入
力されると共に、乗算器９及び１ｏにも入力される。
乗算器９及び１０では搬送波再生回路で再生された同相
搬送波７及び直交搬送波８と入力変調波２とをそれぞれ
乗算する。これらの乗算出力はそれぞれ低域フィルタ１
１及び１２を通されることによって同期検波出力１３及
び１４が出力端子１５゜１６を介して得られる。
搬送波７及び直交搬送波８と入力変調波２とをそれぞれ
乗算する。これらの乗算出力はそれぞれ低域フィルタ１
１及び１２を通されることによって同期検波出力１３及
び１４が出力端子１５゜１６を介して得られる。
ところで４相ＰＳＫ変調波を同期検波する場合において
特に問題となるのは同相チャネルと直交チャネルとの間
のクロストークである。すなわち搬送波再生回路で再生
された同期搬送波７及び直交搬送波８００位相入力変調
波２００位相π／４ 、３／４π、５／４π、７／４π
の４位相）に対してシ４士フシリｎ（ｎ−０，１，２・
・・・・・）だけ正確に位相差がないとチャネル間クロ
ストークを生じ、耐雑音特性が劣化する。このため第１
図に示す位相同期回路４が用いられる。しかし、位相同
期回路４においても定常位相誤差があり、また４逓倍回
路３．４分１分周器５には入出力間に少ながらず遅延が
ある。このため、再生搬送波に位相ずれを生じ、チャネ
ル間クロスト〜りが発生することになる。
特に問題となるのは同相チャネルと直交チャネルとの間
のクロストークである。すなわち搬送波再生回路で再生
された同期搬送波７及び直交搬送波８００位相入力変調
波２００位相π／４ 、３／４π、５／４π、７／４π
の４位相）に対してシ４士フシリｎ（ｎ−０，１，２・
・・・・・）だけ正確に位相差がないとチャネル間クロ
ストークを生じ、耐雑音特性が劣化する。このため第１
図に示す位相同期回路４が用いられる。しかし、位相同
期回路４においても定常位相誤差があり、また４逓倍回
路３．４分１分周器５には入出力間に少ながらず遅延が
ある。このため、再生搬送波に位相ずれを生じ、チャネ
ル間クロスト〜りが発生することになる。
このように、従来の回路においてはチャネル間クロスト
ークを避けることができないという欠点があった。
ークを避けることができないという欠点があった。
本発明の目的は、前述した従来技術の欠点をなくし、チ
ャネル間クロストークを抑制し、耐雑音特性が劣化しな
い４相ＰＳＫ同期検波回路を提供することにある。
ャネル間クロストークを抑制し、耐雑音特性が劣化しな
い４相ＰＳＫ同期検波回路を提供することにある。
本発明の特徴は、同相チャネル検波出力と直交チャネル
検波出力の符号判別出力との乗算を行なう第１の乗算器
と、該同相チャネル検波出力の符号判別出力と該直交チ
ャネル出力との乗算を行なう第２の乗算器と、該第１お
よび第２の乗算器の出力の一方から他方を減算する減算
回路と、該減算回路の出力が入力するローパスフィルタ
とを具備し、該ローパスフィルタの出力信号により、搬
送波再生回路に設けられた電圧ｆｌｉｌＪ御型町変遅延
器（又は移相回路）を制御して、再生搬送波の遅延量を
変化させ、同相チャネル検波出力と直交チャネル横波出
力のクロストークを抑制するようにした点にある。
検波出力の符号判別出力との乗算を行なう第１の乗算器
と、該同相チャネル検波出力の符号判別出力と該直交チ
ャネル出力との乗算を行なう第２の乗算器と、該第１お
よび第２の乗算器の出力の一方から他方を減算する減算
回路と、該減算回路の出力が入力するローパスフィルタ
とを具備し、該ローパスフィルタの出力信号により、搬
送波再生回路に設けられた電圧ｆｌｉｌＪ御型町変遅延
器（又は移相回路）を制御して、再生搬送波の遅延量を
変化させ、同相チャネル検波出力と直交チャネル横波出
力のクロストークを抑制するようにした点にある。
以下、本発明を図面を参照して説明する。第２図は、４
相））ＳＫ変調波と搬送波の位相関係を示すベクトル図
であり、第６図は本発明の一実施例を示すブロック図で
ある。また、第４図。
相））ＳＫ変調波と搬送波の位相関係を示すベクトル図
であり、第６図は本発明の一実施例を示すブロック図で
ある。また、第４図。
第５図は第５図の各部における波形図である。
第２図において、４相ＰＳＫ変調波は２ピツトのデータ
により、ｓ、 、 ｓ、 、 ｓ３．５４０４位相に変
化し、第１図の搬送波再生回路により得た再生搬送波に
おいて同相搬送波がφ、。、直交搬送波がφ、。
により、ｓ、 、 ｓ、 、 ｓ３．５４０４位相に変
化し、第１図の搬送波再生回路により得た再生搬送波に
おいて同相搬送波がφ、。、直交搬送波がφ、。
の位置にきた時（ψ。−πＡ）に同期検波すれば、同相
チャネルと直交チャネルとの間にクロ玉トークのない検
波出力を得ることができる。
チャネルと直交チャネルとの間にクロ玉トークのない検
波出力を得ることができる。
しかし、前記した原因により、再生搬送波はφ１０１φ
２ｏの位置にくることは、はとんど不可能であり、再生
搬送波はφ１１．φ、１．φ１２．φ７．のように最適
値よりずれた位置に出力される。
２ｏの位置にくることは、はとんど不可能であり、再生
搬送波はφ１１．φ、１．φ１２．φ７．のように最適
値よりずれた位置に出力される。
第３図は、本発明の一実施例であり、第１図と対応する
部分には同一の符号が付されている。
部分には同一の符号が付されている。
同期検波出力１３．１４は２つに分岐されて、一方は乗
算器２１．２２に供給されると共に、他方は符号判別回
路１８．１７を通し乗算器２２．２１に入力される。画
策算器２１．２２の出力信号２５．２４は減算回路２５
に与えられる。減算回路２５は信号２６より信号２４を
減算した値に比例した信号２６を出力し、該信号２６は
ローパスフィルタ２７を通して、１／４分周器５の後に
接続された電圧制御型可変遅延回路６００制御端子に加
えられる。
算器２１．２２に供給されると共に、他方は符号判別回
路１８．１７を通し乗算器２２．２１に入力される。画
策算器２１．２２の出力信号２５．２４は減算回路２５
に与えられる。減算回路２５は信号２６より信号２４を
減算した値に比例した信号２６を出力し、該信号２６は
ローパスフィルタ２７を通して、１／４分周器５の後に
接続された電圧制御型可変遅延回路６００制御端子に加
えられる。
次に第３雫、第４図を参照して本実施例の動作を説明す
る。４相ＰＳＫ変調波２が、時系列的にＳ１→Ｓｔ−＋
Ｓ４→Ｓｓ と変化した場合の同期検波出力１３．１４
を第４図に示す。同相搬送波７、直交搬送波８がそれぞ
れ、φ、。、φ２ｏの位相関係に位置したときの同期検
波出力１３．１４を実線で、φ１１１φ２．に位置した
ときの同期検波出力１５．１４を破線で、φ、２．φ７
．に位置したときの同期検波出力１３゜１４を一点鎖線
で示しである。
る。４相ＰＳＫ変調波２が、時系列的にＳ１→Ｓｔ−＋
Ｓ４→Ｓｓ と変化した場合の同期検波出力１３．１４
を第４図に示す。同相搬送波７、直交搬送波８がそれぞ
れ、φ、。、φ２ｏの位相関係に位置したときの同期検
波出力１３．１４を実線で、φ１１１φ２．に位置した
ときの同期検波出力１５．１４を破線で、φ、２．φ７
．に位置したときの同期検波出力１３゜１４を一点鎖線
で示しである。
副出力信号１３，７．４はそれぞれ符号判別回路１８゜
１７に与えられ、各符号判別回路１８．１７において入
力信号１３．１４の正負を判別し、正であれば正極性の
一定電圧（例えば＋ＩＶ）、負であれば負極性の一定電
圧（例えば−ＩＶ）を出力する。
１７に与えられ、各符号判別回路１８．１７において入
力信号１３．１４の正負を判別し、正であれば正極性の
一定電圧（例えば＋ＩＶ）、負であれば負極性の一定電
圧（例えば−ＩＶ）を出力する。
符号判別回路１７．１８の出力信号１９．２０と同期検
波出力１３．１４は乗算器２１．２２に加えられ、各入
力信号の積に比例した信号２３ 、２４を送出する。
波出力１３．１４は乗算器２１．２２に加えられ、各入
力信号の積に比例した信号２３ 、２４を送出する。
乗算器２１．２２の出力信号２５ 、２４は減算回路２
５に加えられ、入力信号２３から入力信号２４を減算し
た値に比例した信号２６をローパスフィルタ２７に通す
。減算回路２５の出力信号２６をローパスフィルタ２７
に通すことにより、その出力信号２８は、再生搬送波が
、φＩＩＩφ６．に位置したときには正の方向に、φ１
２．φ２．に位置したときには負の方向に変化する。
５に加えられ、入力信号２３から入力信号２４を減算し
た値に比例した信号２６をローパスフィルタ２７に通す
。減算回路２５の出力信号２６をローパスフィルタ２７
に通すことにより、その出力信号２８は、再生搬送波が
、φＩＩＩφ６．に位置したときには正の方向に、φ１
２．φ２．に位置したときには負の方向に変化する。
すなわち、再生搬送波が、最適位相φｌＱ＋φ２゜より
遅れた場合（φ１１．φ、１）には、ローパスフィルタ
出力信号２８は正の方向に、また逆に再生搬送波が早ま
った場合（φ、２．φ７．）には負の方向に変化する。
遅れた場合（φ１１．φ、１）には、ローパスフィルタ
出力信号２８は正の方向に、また逆に再生搬送波が早ま
った場合（φ、２．φ７．）には負の方向に変化する。
そして、その変化量は、φ、。、φ、。との位相差に対
して単調に変化することは、第２図より容易にわかる。
して単調に変化することは、第２図より容易にわかる。
最適位相φ１０１φ、。と、再生搬送波との位相差ψを
横軸にとるとローパスフィルタ２７の出力信号２８は、
第５図に示すような波形になる。
横軸にとるとローパスフィルタ２７の出力信号２８は、
第５図に示すような波形になる。
したがって、正電圧によって遅延量が減少し、逆に負電
圧によって遅延量が増加する電圧制御型可変遅延回路３
００制御端子に、ローパスフィルタ２７の出力信号２日
を加えれば、第５図の回路は負帰還ループとなり、再生
搬送波は最適位相に移相し、同相チャネルと直交チャネ
ルにクロストークの抑制された同期検波出力１３．１４
を得ることができる。
圧によって遅延量が増加する電圧制御型可変遅延回路３
００制御端子に、ローパスフィルタ２７の出力信号２日
を加えれば、第５図の回路は負帰還ループとなり、再生
搬送波は最適位相に移相し、同相チャネルと直交チャネ
ルにクロストークの抑制された同期検波出力１３．１４
を得ることができる。
本発明によれば、再生搬送波の位相を最適に移相できる
ので、同相チャネルと直交チャネル間のクロストークを
抑制する効果がある。
ので、同相チャネルと直交チャネル間のクロストークを
抑制する効果がある。
第１図は従来の４相ＰＳＫ同期検波回路の一例を示すブ
ロック図、第２図は変調波と搬送波の位相関係を示すベ
クトル図、第３図は本発明の一実施例を示すブロック図
、第４．５図は第３図の主要部の波形図である。 ２・・・４相ＰＳＫ変調波、 ９．１０，２１．２２・・・乗算器、 １７．１８・・・符号判別器、 ２５・・・減算回路、 ２７・・・ローパスフィルタ、 ３０・・・電圧制御可変遅延回路。 代理人弁理士 高 橋 明 夫 ｆ３閃 ｆ４図
ロック図、第２図は変調波と搬送波の位相関係を示すベ
クトル図、第３図は本発明の一実施例を示すブロック図
、第４．５図は第３図の主要部の波形図である。 ２・・・４相ＰＳＫ変調波、 ９．１０，２１．２２・・・乗算器、 １７．１８・・・符号判別器、 ２５・・・減算回路、 ２７・・・ローパスフィルタ、 ３０・・・電圧制御可変遅延回路。 代理人弁理士 高 橋 明 夫 ｆ３閃 ｆ４図
Claims (1)
- （１） 伝送路からの４相ＰＳＫ変調波と、搬送波再生
回路によって出力された再生搬送波とを乗算して検波す
る同期検波回路において、同相チャネル検波出力と直交
チャネル検波出力の符号判別出力との９鼻を行なう第１
の乗′ＪＩｉ、器と、該同相チャネル検波出力の符号判
別出力件該直交チャネル出力との乗算を行なう第２の乗
算器と、該第１及び第２の乗算器の出力の一方から他方
を減算する減算回路と、該減算回路の出力が入力よるロ
ーパスフィルタと、該ローパスフィルタ出力信号により
、該再生搬送波の遅延量を変化せしめる邂圧制＠１型町
変遅延器（又は移相回路）とを具備し、該再生搬送波を
移相させることにより、同相チャネル検波出力と直交チ
ャネル検波出力のクロストークを抑制するようにしたこ
とを特徴とする４相ＰＳＫ同期検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58200966A JPS6094565A (ja) | 1983-10-28 | 1983-10-28 | ４相ｐｓｋ同期検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58200966A JPS6094565A (ja) | 1983-10-28 | 1983-10-28 | ４相ｐｓｋ同期検波回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6094565A true JPS6094565A (ja) | 1985-05-27 |
Family
ID=16433275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58200966A Pending JPS6094565A (ja) | 1983-10-28 | 1983-10-28 | ４相ｐｓｋ同期検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6094565A (ja) |
-
1983
- 1983-10-28 JP JP58200966A patent/JPS6094565A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5610946A (en) | Radio communication apparatus | |
| US3993956A (en) | Digital detection system for differential phase shift keyed signals | |
| CA2025232C (en) | Carrier recovery system | |
| JP3728573B2 (ja) | 復調装置 | |
| JPH021675A (ja) | オフセットｑｐｓｋ方式用の搬送波再生回路 | |
| US4918709A (en) | Data demodulator baud clock phase locking | |
| JPS6193746A (ja) | スペクトラム拡散通信復調装置 | |
| JPS5917916B2 (ja) | イソウドウキソウチ | |
| EP0020783A1 (en) | Phase correction circuit for a phase modulation system | |
| JPS5820181B2 (ja) | タソウイソウドウキフクチヨウソウチ | |
| EP0529618A1 (en) | Demodulating device | |
| US4109102A (en) | Phase synchronizing circuit | |
| JPS5918900B2 (ja) | 復調装置 | |
| US5307380A (en) | Delaying detection circuit | |
| JPS6094565A (ja) | ４相ｐｓｋ同期検波回路 | |
| US4498050A (en) | Demodulation device for composite PSK-PSK modulated waves | |
| JP2931454B2 (ja) | ディジタル位相変調信号復調回路 | |
| JPS6091749A (ja) | ４相ｐｓｋ同期検波回路 | |
| EP1523145B1 (en) | Detection of the presence or absence of an ARI signal. | |
| JP2696948B2 (ja) | 搬送波再生回路 | |
| JPS5835429B2 (ja) | 搬送波再生回路 | |
| JPH066397A (ja) | 遅延検波器 | |
| JP3245879B2 (ja) | ディジタル復調器 | |
| JPS6342991B2 (ja) | ||
| JP3318956B2 (ja) | 適応同期検波回路 |