JPS6091749A - 4相psk同期検波回路 - Google Patents

4相psk同期検波回路

Info

Publication number
JPS6091749A
JPS6091749A JP19898583A JP19898583A JPS6091749A JP S6091749 A JPS6091749 A JP S6091749A JP 19898583 A JP19898583 A JP 19898583A JP 19898583 A JP19898583 A JP 19898583A JP S6091749 A JPS6091749 A JP S6091749A
Authority
JP
Japan
Prior art keywords
phase
circuit
output signal
detection circuit
carrier wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19898583A
Other languages
English (en)
Inventor
Nobutaka Amada
信孝 尼田
Toshifumi Shibuya
渋谷 敏文
Tatsuo Horikoshi
堀越 辰男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP19898583A priority Critical patent/JPS6091749A/ja
Publication of JPS6091749A publication Critical patent/JPS6091749A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/227Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2275Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は搬送波帯ディジタル伝送方式に使用される受信
装置に係り、特に同相チャネルと直交チャネル間のクロ
ストークを抑えるのに好適な4相P S K (Pha
se 5hift Keying)同期検波回路に関す
る。
〔発明の背景〕
一般に、ディジタル信号を搬送波帯により伝送する方式
の一つとして、4相PSK変調波を伝送する方式がある
。このような4相PSK&調波を受信する場合には、通
常、伝送効率、耐雑音性及び耐干渉性等の面で優れた特
性を持つ同期検波方式が多用さねている。
一方、PSK変調波は搬送波が抑圧さねているため、同
期検波の際には入力変調波から搬送波を再生する搬送波
再生回路が必要である。この搬送波再生回路にも種々の
形式を備えた回路が提案さねているが、4逓倍位相同期
回路は比較的構成が簡単であり、良く使用される回路の
一つである。
第1図は搬送波再生回路として4逓倍位相同期回路を用
いた4相PSK同期検波回路の一例を示すプロヴク図で
ある。同図において、入力端子1を介して受信した4相
PSK変調波2は4逓倍回路31位相同期回路4 + 
’/4分周器5及びπ力移相器6で構成される搬送波再
生回路に入力されると共に乗算器9及び1oにも入力さ
れる。
乗算器9及び10では搬送波再生回路で再生された同相
搬送波7及び直交搬送波8と入力変調波2とをそれぞれ
乗算する。これらの乗算量カハソレそわ低域フィルタ1
1及び12を通されることによって同期検波出力13及
び14が得られる。
15及び16はその出力端子である。
ところで4相PSK変調波を同期検波する場合において
特に問題となるのは同相チャネルと直交チャネルとの間
のクロストークである。すなわち搬送波再生回路で再生
された同相搬送波7及び直交搬送波8の位相が入力変調
波2の基準位相(4相PSKであるから4椎類の位相が
あるわけたが、仮にその一つを基準にとる)に対して正
確に±π/4離れていないと、チャネル間クロストーク
が生じ、耐雑音特性が劣化することである。このため、
第1図の回路に示すように位相同期回路4が用いられる
しかし、位相同期回路4においても周知のとお9、定常
位相誤差がアリ、また4逓倍回路3や1/4分周器5に
はそれらの入出力間に少なからず遅延がある。さらにπ
/2移相器6においてもその移相量にばらつきが生じる
。したがって再生搬送波に位相ずれが生じ、チャネル間
クロストークが発生することになる。
このように従来回路においてはチャネル間クロストーク
を避けることができないという欠点があ°った。
〔発明の目的〕
本発明の目的は上記した従来技術の欠点をなくし、チャ
ネル間クロストークを極力抑制し、耐雑音特性が劣化し
ない4相PSK同期検波回路を提供することにある。
〔発明の概要〕
本発明の特徴は、同相チャネル検波出力と直交チャネル
検波出力の正又は負の符号、あるいは直交チャネル検波
出力と同相チャネル検波出力の正又は負の符号とを乗算
し、その乗算出力の正のビーク(Inと負のピーク値の
絶対値の差からチャネル間クロストークを検出し、この
検出信号で電圧制御形遅延器を制御することによって定
常位相誤差や回路遅延を補正するようにした廃にある。
〔発明の実施例〕
以下、本発明の一実施例を第2図、第6図および第4図
によシ説明する。
第2図はそのプロ、り図であり、符号判別器17、乗算
器19.正および負のピーク検波回路21および22と
加算器25から成るチャネル間クロストーク検出回路を
有し、その検出信号で位相同期回路4と174分周器5
−との間に挿入した電圧制御型可変遅延器24を制御す
る構成となっている。
第6図は入力信号2と再生搬送波7および8の位相関係
を示すベクトル図であり、第4図は本実施例各部の動作
波形を示す図である。以下、この第6図および第4図を
参照して本実施例の動作を詳述する。
まず、第6図を参照すると、入力信号2は4相PSK変
調波であるから4つの位相状態(a+b r C+ d
 )がある。これに対して再生搬送波7および8の位相
は実線で示すように入力信号2の基準位相2aに対して
それぞれ±π/4離れた位置にあるとチャネル間クロス
トークはないが、二点鎖線で示すように±π/4からず
れると図からもわかるようにチャネル間クロストークが
生じる。
このとき、フィルタ11および12の出力である検波出
力13および14は、第4図(A)および(B)の破線
で示すような波形となる。ただし、実線で示す波形はチ
ャネル間クロストークのない場合の波形である。
符号判別器17はその入力信号(本実施例では直交チャ
ネル検波出力14)の正負を判別し、正であれば正極性
の一定の電圧(例えば+IV)を、負であれば負極性の
一定電圧(例えば−1V)を出力する。したがって、こ
の出力信号18は(C)に示す波形となる。
(D)に示す波形はこの(C)に示す信号18と囚に示
す同相チャネル検波出力13とを乗@ 益1 qで乗算
した出力信号20を示すものである。この波形をみると
、実線で示すようにチャネル間クロストークがない場合
には正のピーク値(VPl)と負のピーク値(VP、)
の絶対値は等しくなっている。
ところが破線で示すように再生搬送波7.8の位相がず
れてチャネル間クロストークが生じた場合には正のピー
ク値(VP’、 )と負のピーク値ffP’、)の絶対
値は異なる値となる。しかもこのI VP’−とI V
P′21 の差は再生搬送波の位相ずれに比例して変化
する。
したがって、ピーク検波回路21および22で乗算器1
9の出力信号2oの正および負のピーク値を検出し、こ
れらの出力を加算器23で加算すればチャネルクロスト
ーク量が検出できたことになり、この検出信号で電圧制
御型可変遅延器24の遅延量を制御すれば再生搬送波の
位相ずれを補正することができ、チャネル間クロストー
クをほとんど零に抑制することが可能となる。
尚、第4図(D)の波形の下段に示した(a) 、 (
b) 。
(c) 、 (d)の符号は第3図のベクトル図に対応
した入力信号2の位相状態を示すものである。
この実施例では、π/2移相器6の移相量が正確である
場合には、同相搬送波の位相ずれがなくなれば、直交搬
送波の位相ずれもなくなる。
しかし、π/2移相器6の移相量にばらつきがある場合
には直交搬送波の位相ずれをなくすることはできない。
第5図はこのような間勉を解決した本発明の他の実施例
のブロック図を示す。この実施例は、電圧制御型可変遅
延器3oと符号判別器251乗算器26.正および負の
ピーク検波回路27および28加算器29で構成する位
相制御ループを新たに設けた膚で特徴がある。その他の
構成は第2図に示した第1実施例と実質的に同一である
次に、この実施例の動作をその要部のみについて説明す
る。符号判別器171乗算器19.ピーク検波回路21
122 、加算器23および電圧制御型可変遅延器24
で構成する位相制御ループは先の実施例と実質的に全く
同一の動作を行なう。すなわち、第3図のベクトル図お
よび第4図の動作波形図からもわかるように直交チャネ
ルから同相チャネルへのクロストーク量を検出し、同相
搬送波の位相ずれを補正するように動作する。
一方、本実施例により新たに追加された位相制御ループ
は、逆に同相チャネル検波出力15を符号判別器25で
波形整形し、直交チャネル検波出力14と乗算器26で
乗算するため、加算器29の出力信号は直交搬送波8の
位相ずれのみに起因する同相チャネルから直交チャネル
へのクロストーク量に比例した信号となる。したがって
、この信号によりψ移相器6と乗算器10の間に挿入さ
れた電圧制御型遅延器50を制御すれば、π力移相器6
の移相量にはらつきがあっても直交搬送波8の位相ずれ
を補正することができる◎〔発明の効果〕 以上述べた通り、本発明によれは如何なる回路遅延や位
相ばらつきがあってもチャネル間クロストークをほとん
ど零に抑えることができ、回路の特性を著しく改善する
ことが可能である
【図面の簡単な説明】
第1図は従来の4相PSK同期検波回路の一例を示すプ
ロ9り図、第2図は本発明の一実施例を示すブ0.7り
図、第6図は入力信号と再生搬送波の位相関係を示すベ
クトル図、第4図は第2図の主要部の波形図、第5図は
本発明の他の実施例を示すプロ〜り図である。 17 、25・・・符号判別器、 19 、26・・・乗算器、 21 、2’7 、27 、28・・・ピーク検波回路
、23 、29・・・加算器、 24 、30・・・電圧制御型可変遅延器。 偽 N \ \

Claims (1)

    【特許請求の範囲】
  1. 1.4相PSK変調波を入力信号とし、4逓倍回路1位
    相同期回路、1/4分周器及びψ移相器より構成され、
    該入力信号に位相同期した第1の搬送及び該第1の搬送
    波に直交した第2の搬送波を出力する搬送波再生回路と
    、そわそわ該入力信号と該第1及び第2の搬送波により
    同期検波する第1および第2のバスを備えた回路におい
    て、該第1又は第2のバスの少なくとも一方の出力信号
    (以下検波出力信号と称す)の正負を判別する符号判別
    回路、該符号判別回路の出力信号と該符号判別回路に入
    力しない他方の検波出力信号とを乗算する乗算回路、該
    乗算回路の出力信号の正のピークを検出力する第1のピ
    ーク検波回路該乗算回路の出力信号の負のピークを検出
    する$2のピーク検波回路、#第1及び第2のピーク検
    波回路の出力を加算する加算回路及び該加算回路の出力
    信号を制御入力信号となす電圧制御型可変遅延器(又は
    移相器)を備え、該電圧制御型可変遅延器(又は移相器
    )により該第1および第2の搬送波の遅延時間(又は移
    相量)が制御されるようにしたことを特徴とする4相P
    SK同期検波回路。
JP19898583A 1983-10-26 1983-10-26 4相psk同期検波回路 Pending JPS6091749A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19898583A JPS6091749A (ja) 1983-10-26 1983-10-26 4相psk同期検波回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19898583A JPS6091749A (ja) 1983-10-26 1983-10-26 4相psk同期検波回路

Publications (1)

Publication Number Publication Date
JPS6091749A true JPS6091749A (ja) 1985-05-23

Family

ID=16400192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19898583A Pending JPS6091749A (ja) 1983-10-26 1983-10-26 4相psk同期検波回路

Country Status (1)

Country Link
JP (1) JPS6091749A (ja)

Similar Documents

Publication Publication Date Title
JP3414052B2 (ja) 位相変調信号復調方式
JPH021675A (ja) オフセットqpsk方式用の搬送波再生回路
US4918709A (en) Data demodulator baud clock phase locking
US4409562A (en) Phase correction circuit employing bandpass filters
EP0484914B1 (en) Demodulator and method for demodulating digital signals modulated by a minimum shift keying
JPS6347313B2 (ja)
US4498050A (en) Demodulation device for composite PSK-PSK modulated waves
JPH0428185B2 (ja)
JPH0779363B2 (ja) 遅延検波回路
JPH0515336B2 (ja)
JP2696948B2 (ja) 搬送波再生回路
JP2000078218A (ja) キャリア再生回路
JPS6330049A (ja) Msk復調回路
JPS6094565A (ja) 4相psk同期検波回路
JP3315723B2 (ja) データ復調器
JPH066397A (ja) 遅延検波器
JPH07212423A (ja) データ受信装置
JPH08307473A (ja) π/4シフトQPSK復調用クロック再生回路
JPS60189354A (ja) 通信方式
JPS61224763A (ja) 4相dpsk波の復調回路
JPS59189757A (ja) Msk直交同期検波回路
JPS63290437A (ja) Gmsk直交同期検波装置
JPH0732406B2 (ja) 復調回路
JPS59101951A (ja) 直交同期検波方式
JPH05219130A (ja) 搬送波再生回路