JPS6125221B2 - - Google Patents
Info
- Publication number
- JPS6125221B2 JPS6125221B2 JP53024651A JP2465178A JPS6125221B2 JP S6125221 B2 JPS6125221 B2 JP S6125221B2 JP 53024651 A JP53024651 A JP 53024651A JP 2465178 A JP2465178 A JP 2465178A JP S6125221 B2 JPS6125221 B2 JP S6125221B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- titanium
- gold
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は多層絶縁膜および多層金属膜により構
成される金属電極を有する半導体装置に関するも
のである。
成される金属電極を有する半導体装置に関するも
のである。
高信頼性を有する半導体装置においては、その
電極用金属材料としてエレクトロマイグレーシヨ
ンなどの点において劣るアルミニウムに代わり、
金を主体とする、いわゆる金電極が広く採用され
るようになつている。そして電極構造として半導
体装置に一般に使用される絶縁膜との密着性の向
上およびシリコン基板などとの反応を防止するた
めにチタン−白金−金あるいはチタン−タングス
テン−金などの多層膜電極構造が用いられてい
る。
電極用金属材料としてエレクトロマイグレーシヨ
ンなどの点において劣るアルミニウムに代わり、
金を主体とする、いわゆる金電極が広く採用され
るようになつている。そして電極構造として半導
体装置に一般に使用される絶縁膜との密着性の向
上およびシリコン基板などとの反応を防止するた
めにチタン−白金−金あるいはチタン−タングス
テン−金などの多層膜電極構造が用いられてい
る。
また、半導体装置の特性安定化（以下パツシベ
ーシヨンという）のため、シリコン基板上に設け
られる絶縁膜層として従来の熱酸化膜のみではな
く、気相成長法あるいはプラズマ内反応により成
長したシリコン窒化膜などを熱酸化膜上に成長さ
せ、熱酸化膜−シリコン窒化膜あるいは熱酸化膜
−シリコン窒化膜−シリコン酸化膜などの多層絶
縁膜構造が採用される。
ーシヨンという）のため、シリコン基板上に設け
られる絶縁膜層として従来の熱酸化膜のみではな
く、気相成長法あるいはプラズマ内反応により成
長したシリコン窒化膜などを熱酸化膜上に成長さ
せ、熱酸化膜−シリコン窒化膜あるいは熱酸化膜
−シリコン窒化膜−シリコン酸化膜などの多層絶
縁膜構造が採用される。
ところで、このような多層絶縁膜構造を採用す
る場合において、第１層の絶縁膜上に形成する第
２層以上の絶縁膜の成長時に、第１層の絶縁膜上
の汚れや、絶縁膜成長後の熱処理による熱歪など
が起因して第２層以上の絶縁膜と第１層の絶縁膜
との間に形成される段差部において第２層以上の
絶縁膜がめくれあがる場合がある。特に数層の絶
縁膜上に金電極の金層を金メツキ法により形成す
る場合に、この絶縁膜のめくれあがりのために金
メツキ導電パス用金属が断線し、金メツキ不着と
いう重大な歩留低下をもたらすという欠点があ
る。
る場合において、第１層の絶縁膜上に形成する第
２層以上の絶縁膜の成長時に、第１層の絶縁膜上
の汚れや、絶縁膜成長後の熱処理による熱歪など
が起因して第２層以上の絶縁膜と第１層の絶縁膜
との間に形成される段差部において第２層以上の
絶縁膜がめくれあがる場合がある。特に数層の絶
縁膜上に金電極の金層を金メツキ法により形成す
る場合に、この絶縁膜のめくれあがりのために金
メツキ導電パス用金属が断線し、金メツキ不着と
いう重大な歩留低下をもたらすという欠点があ
る。
本発明は上記問題点を解消するもので、半導体
基板上に、まず第１層の絶縁膜を形成し、その上
面に形成する第２層以後の絶縁膜をその上方の金
を付着すべき電極状金属層の端縁より内方の一定
範囲にわたつてエツチング処理によりこれを除去
し、該第２層以上の絶縁膜層を金属層の範囲内に
内包させるもので、これによつてパツシベーシヨ
ン効果を失うことなく多層膜金属よりなる電極状
金属層と第１層の絶縁膜とを電気的に完全に接続
することを可能ならしめたことを特徴とするもの
である。
基板上に、まず第１層の絶縁膜を形成し、その上
面に形成する第２層以後の絶縁膜をその上方の金
を付着すべき電極状金属層の端縁より内方の一定
範囲にわたつてエツチング処理によりこれを除去
し、該第２層以上の絶縁膜層を金属層の範囲内に
内包させるもので、これによつてパツシベーシヨ
ン効果を失うことなく多層膜金属よりなる電極状
金属層と第１層の絶縁膜とを電気的に完全に接続
することを可能ならしめたことを特徴とするもの
である。
以下本発明の実施例を熱酸化膜および気相成長
により形成したシリコン窒化膜を有し、かつチタ
ン−白金−金多層膜電極を有する半導体装置に適
用した場合について説明する。
により形成したシリコン窒化膜を有し、かつチタ
ン−白金−金多層膜電極を有する半導体装置に適
用した場合について説明する。
本発明の実施例の説明に先立つて、基板上に多
層絶縁膜および多層金属膜により構成される金電
極を有する半導体装置の製造工程を説明すると次
のとおりである。
層絶縁膜および多層金属膜により構成される金電
極を有する半導体装置の製造工程を説明すると次
のとおりである。
第１図イにおいて、半導体基板１の表面にまず
第１層の絶縁膜となる熱酸化膜２を形成し、その
上面に気相成長により形成した第２層の絶縁膜と
なるシリコン窒化膜３を500〜1500Åの厚さに形
成し、その後第１および第２層の絶縁膜２，３の
一部に開孔４を形成し、前記半導体基板１にリン
またはポロンなどを拡散して基板１の一部に拡散
層１Ａを形成する。次に第１図ロに示すように開
孔４を通して前記拡散層１Ａにオーミツク接合の
ために白金硅化物の膜５を形成し、次に基板１、
熱酸化膜２および白金硅化物の膜５の表面全体は
約500Åの厚さで第１層の電極金属膜となるチタ
ン層６を蒸着法などの手段によつて形成する。
第１層の絶縁膜となる熱酸化膜２を形成し、その
上面に気相成長により形成した第２層の絶縁膜と
なるシリコン窒化膜３を500〜1500Åの厚さに形
成し、その後第１および第２層の絶縁膜２，３の
一部に開孔４を形成し、前記半導体基板１にリン
またはポロンなどを拡散して基板１の一部に拡散
層１Ａを形成する。次に第１図ロに示すように開
孔４を通して前記拡散層１Ａにオーミツク接合の
ために白金硅化物の膜５を形成し、次に基板１、
熱酸化膜２および白金硅化物の膜５の表面全体は
約500Åの厚さで第１層の電極金属膜となるチタ
ン層６を蒸着法などの手段によつて形成する。
このチタン層６は金メツキ導電パス用金属とし
て用いられ、メツキ後に他の金属層をマスクとし
てエツチングされるものである。第１図ハはその
上面にさらに公知のリフトアウエイ法によりチタ
ン−白金電極状金属層を形成した状態を示す。す
なわち、該電極状金属層はチタン層７と、その上
に形成した白金層８とからなり、チタン層７の膜
厚は約500Å、白金層８の膜厚は1000〜2000Åで
ある。通常、金層は粘性が大きく、リフトアウエ
イ法によるパターニングが困難なために、メツキ
法により成形されるのである。
て用いられ、メツキ後に他の金属層をマスクとし
てエツチングされるものである。第１図ハはその
上面にさらに公知のリフトアウエイ法によりチタ
ン−白金電極状金属層を形成した状態を示す。す
なわち、該電極状金属層はチタン層７と、その上
に形成した白金層８とからなり、チタン層７の膜
厚は約500Å、白金層８の膜厚は1000〜2000Åで
ある。通常、金層は粘性が大きく、リフトアウエ
イ法によるパターニングが困難なために、メツキ
法により成形されるのである。
第１図ニはチタン−白金電極状金属層以外の部
分をフオトレジスト９によりマスクしてチタン層
６を導電パスとし、金メツキ液中において金メツ
キを行い、その表面に3000〜10000Åの金層１０
を形成した状態を示す。さらに第１図ホはフオト
レジスト９およびチタン−白金電極状金属層に接
する部分以外のチタン層６を除去した状態であ
り、通常の形式のチタン−白金−金電極１１を有
する半導体装置を示す。
分をフオトレジスト９によりマスクしてチタン層
６を導電パスとし、金メツキ液中において金メツ
キを行い、その表面に3000〜10000Åの金層１０
を形成した状態を示す。さらに第１図ホはフオト
レジスト９およびチタン−白金電極状金属層に接
する部分以外のチタン層６を除去した状態であ
り、通常の形式のチタン−白金−金電極１１を有
する半導体装置を示す。
上記工程を経て得られた半導体装置は、第１図
イ，ロに示すシリコン窒化膜３の成長時に、熱酸
化膜２上の汚れや、同工程中で行われる拡散など
の処理に伴う高温熱処理のために第２図イに示す
ように熱酸化膜２上に形成されたシリコン窒化膜
３がその端縁よりめくれあがる場合が生ずるので
ある。このような欠陥が生じた場合には第２図ロ
に示すように第１図ロの処理で形成されたメツキ
導電パス用チタン層６が熱酸化膜２とシリコン窒
化膜３との段差部において断線し、その上方に形
成するチタン−白金電極状金属層上に金メツキを
することが不可能となるのである。
イ，ロに示すシリコン窒化膜３の成長時に、熱酸
化膜２上の汚れや、同工程中で行われる拡散など
の処理に伴う高温熱処理のために第２図イに示す
ように熱酸化膜２上に形成されたシリコン窒化膜
３がその端縁よりめくれあがる場合が生ずるので
ある。このような欠陥が生じた場合には第２図ロ
に示すように第１図ロの処理で形成されたメツキ
導電パス用チタン層６が熱酸化膜２とシリコン窒
化膜３との段差部において断線し、その上方に形
成するチタン−白金電極状金属層上に金メツキを
することが不可能となるのである。
本発明は第３図イに示すように、半導体基板１
上に設けた第１の絶縁膜層となる熱酸化膜２上に
第２の絶縁膜層となるシリコン窒化膜３を形成し
このシリコン窒化膜３が半導体装置の外部からそ
の上方に形成するチタン−白金電極状金属層７，
８の範囲内に内包されるように該チタン−白金電
極状金属層７，８の端縁より内方にまでこれをエ
ツチング処理によつて除去し、その除去面に熱酸
化膜２を露呈させ、第１図ロの工程で成形したチ
タン層６とチタン−白金電極状金属層７，８とを
完全に導通させ、このチタン層６を通してチタン
−白金電極状金属層７，８上に確実に金メツキを
行うものである。
上に設けた第１の絶縁膜層となる熱酸化膜２上に
第２の絶縁膜層となるシリコン窒化膜３を形成し
このシリコン窒化膜３が半導体装置の外部からそ
の上方に形成するチタン−白金電極状金属層７，
８の範囲内に内包されるように該チタン−白金電
極状金属層７，８の端縁より内方にまでこれをエ
ツチング処理によつて除去し、その除去面に熱酸
化膜２を露呈させ、第１図ロの工程で成形したチ
タン層６とチタン−白金電極状金属層７，８とを
完全に導通させ、このチタン層６を通してチタン
−白金電極状金属層７，８上に確実に金メツキを
行うものである。
第３図ロに第１図ホに対応する完成時の状態を
示す。
示す。
したがつて、本発明によればシリコン窒化膜３
がチタン−白金電極状金属層７，８に内包され、
シリコン窒化膜３上を覆つてチタン層６の上方よ
りチタン−白金電極状金属層７，８を形成したた
めに例えばシリコン窒化膜３がめくれあがつたと
しても、接続不良が生ぜず、金メツキの付着不良
を完全になくし、半導体製品の歩留りを向上させ
ることができる。さらに、シリコン窒化膜３のエ
ツチングの範囲を電極状金属層７，８のポデイパ
ツド部にまでエツチングにより除去して熱酸化膜
２を露呈させることによつてパツシベーシヨン効
果が損なわれることなく、またプロセス的にも極
めて安定した半導体装置を製造することができ
る。
がチタン−白金電極状金属層７，８に内包され、
シリコン窒化膜３上を覆つてチタン層６の上方よ
りチタン−白金電極状金属層７，８を形成したた
めに例えばシリコン窒化膜３がめくれあがつたと
しても、接続不良が生ぜず、金メツキの付着不良
を完全になくし、半導体製品の歩留りを向上させ
ることができる。さらに、シリコン窒化膜３のエ
ツチングの範囲を電極状金属層７，８のポデイパ
ツド部にまでエツチングにより除去して熱酸化膜
２を露呈させることによつてパツシベーシヨン効
果が損なわれることなく、またプロセス的にも極
めて安定した半導体装置を製造することができ
る。
第４図は本発明半導体装置を熱酸化膜２とシリ
コン窒化膜３とを有するストライブ型マイクロ波
トランジスタに応用した例を示す。すなわち、本
実施例ではトランジスタチツプの外部からチタン
−白金−金電極層１２のボデイングパツド部の一
部下方に至るまで熱酸化膜２を露呈させており、
これによつてチタン−白金電極層１２が再現性よ
く確実に成形することができるものである。
コン窒化膜３とを有するストライブ型マイクロ波
トランジスタに応用した例を示す。すなわち、本
実施例ではトランジスタチツプの外部からチタン
−白金−金電極層１２のボデイングパツド部の一
部下方に至るまで熱酸化膜２を露呈させており、
これによつてチタン−白金電極層１２が再現性よ
く確実に成形することができるものである。
本発明は以上のように、半導体基板上に第１の
絶縁膜層と、少なくとも第２の絶縁膜層を順次形
成し、この上面にさらに金を含む多層膜金属層に
より構成する電極を備えた半導体装置の外部から
多層膜金属の電極層の下方に延長して第２層以上
の絶縁膜をエツチング処理によつて除去すること
によつて第２層以上の絶縁膜を電極層内に内包さ
せ、その上方にチタン層並びに金電極層を形成す
るために製造工程中における絶縁層の剥離に伴う
金メツキ不着という重大な欠陥の発生を完全にな
くし、製品の歩留りを従来に比して飛躍的に向上
することができる効果を有するものである。
絶縁膜層と、少なくとも第２の絶縁膜層を順次形
成し、この上面にさらに金を含む多層膜金属層に
より構成する電極を備えた半導体装置の外部から
多層膜金属の電極層の下方に延長して第２層以上
の絶縁膜をエツチング処理によつて除去すること
によつて第２層以上の絶縁膜を電極層内に内包さ
せ、その上方にチタン層並びに金電極層を形成す
るために製造工程中における絶縁層の剥離に伴う
金メツキ不着という重大な欠陥の発生を完全にな
くし、製品の歩留りを従来に比して飛躍的に向上
することができる効果を有するものである。
また、本発明は以上実施例に限らず多層金属膜
により形成される金電極を有する一般の半導体装
置に広く適用することができる。
により形成される金電極を有する一般の半導体装
置に広く適用することができる。
第１図イ〜ホは半導体装置の製造工程を示す説
明図、第２図イ，ロは従来の製造工程中に生ずる
問題点を示す半導体装置の断面図、第３図イは本
発明半導体装置の一実施例を示す製造工程の途中
の縦断面図、ロは完成時の縦断面図、第４図は本
発明の応用例を示すストライプ型マイクロ波トラ
ンジスタの要部斜視図である。 図において、１……半導体基板、２……熱酸化
膜、３……シリコン窒化膜、６，７……チタン
層、８……白金層、１０……金層、１１……金電
極、１２……チタン−白金−金多層膜電極層であ
る。
明図、第２図イ，ロは従来の製造工程中に生ずる
問題点を示す半導体装置の断面図、第３図イは本
発明半導体装置の一実施例を示す製造工程の途中
の縦断面図、ロは完成時の縦断面図、第４図は本
発明の応用例を示すストライプ型マイクロ波トラ
ンジスタの要部斜視図である。 図において、１……半導体基板、２……熱酸化
膜、３……シリコン窒化膜、６，７……チタン
層、８……白金層、１０……金層、１１……金電
極、１２……チタン−白金−金多層膜電極層であ
る。
Claims (1)
- １ コンタクト穴を有する第１の絶縁膜を半導体
基板上に形成し、前記第１の絶縁膜上に第２の絶
縁膜を選択的に形成する工程と、前記コンタクト
穴を介して前記基板の一部に接触し前記第１およ
び第２の絶縁膜をこえて前記基板の他の一部に延
在するメツキ用導電パスとして第１の導体層を形
成する工程と、前記コンタクト穴における前記第
１の導体層の部分から前記第２の絶縁膜の外周の
少なくとも一部をこえた箇所における前記第１の
金属導体層の部分まで第２の導体層を形成する工
程と、前記第１の金属導体層をメツキ用導電パス
として前記第２の導体層のほぼ全面にメツキ導体
を形成する工程と、前記第２の導体層をマスクと
して前記第１導体層を選択エツチングする工程と
を有する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2465178A JPS54117680A (en) | 1978-03-03 | 1978-03-03 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2465178A JPS54117680A (en) | 1978-03-03 | 1978-03-03 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54117680A JPS54117680A (en) | 1979-09-12 |
| JPS6125221B2 true JPS6125221B2 (ja) | 1986-06-14 |
Family
ID=12144034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2465178A Granted JPS54117680A (en) | 1978-03-03 | 1978-03-03 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54117680A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10941251B2 (en) | 2018-03-22 | 2021-03-09 | Momentive Performance Materials Inc. | Silicone polymer and composition comprising the same |
| US10968351B2 (en) | 2018-03-22 | 2021-04-06 | Momentive Performance Materials Inc. | Thermal conducting silicone polymer composition |
| US11319414B2 (en) | 2018-03-22 | 2022-05-03 | Momentive Performance Materials Inc. | Silicone polymer |
| US11472925B2 (en) | 2018-03-22 | 2022-10-18 | Momentive Performance Materials Inc. | Silicone polymer |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6112045A (ja) * | 1984-06-28 | 1986-01-20 | Oki Electric Ind Co Ltd | バンプ電極の形成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5937576B2 (ja) * | 1976-04-28 | 1984-09-11 | 株式会社日立製作所 | 半導体装置 |
-
1978
- 1978-03-03 JP JP2465178A patent/JPS54117680A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10941251B2 (en) | 2018-03-22 | 2021-03-09 | Momentive Performance Materials Inc. | Silicone polymer and composition comprising the same |
| US10968351B2 (en) | 2018-03-22 | 2021-04-06 | Momentive Performance Materials Inc. | Thermal conducting silicone polymer composition |
| US11319414B2 (en) | 2018-03-22 | 2022-05-03 | Momentive Performance Materials Inc. | Silicone polymer |
| US11472925B2 (en) | 2018-03-22 | 2022-10-18 | Momentive Performance Materials Inc. | Silicone polymer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54117680A (en) | 1979-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4076575A (en) | Integrated fabrication method of forming connectors through insulative layers | |
| US4917759A (en) | Method for forming self-aligned vias in multi-level metal integrated circuits | |
| JPH0391930A (ja) | 半導体装置の製造方法 | |
| JPS5828736B2 (ja) | 平坦な薄膜の形成方法 | |
| KR900002084B1 (ko) | 반도체장치 | |
| US6455412B1 (en) | Semiconductor contact via structure and method | |
| US4692786A (en) | Semi-conductor device with sandwich passivation coating | |
| JPS6125221B2 (ja) | ||
| JPH07201995A (ja) | 半導体素子のコンタクト形成方法 | |
| JPS61156731A (ja) | 半導体装置の製造方法 | |
| JPH0510827B2 (ja) | ||
| KR100278990B1 (ko) | 반도체장치의제조방법 | |
| KR0140727B1 (ko) | 금속배선 콘택 제조방법 | |
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| JPH04307737A (ja) | 半導体装置の製造方法 | |
| JPS6127898B2 (ja) | ||
| KR0154190B1 (ko) | 반도체 소자의 텅스텐-플러그 형성방법 | |
| JPS5841775B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS63248162A (ja) | シヨツトキバリアダイオ−ドの製造方法 | |
| KR0135046B1 (ko) | 최종 공정이 끝난 반도체 회로의 선택적 연결방법 | |
| JPH0343780B2 (ja) | ||
| JPS63204742A (ja) | 半導体装置の製造方法 | |
| JPS60123026A (ja) | 半導体装置の製造方法 | |
| JPH05136277A (ja) | 金属配線コンタクト形成方法 | |
| JPH0463434A (ja) | 半導体装置 |