JPS6097628A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6097628A JPS6097628A JP58205173A JP20517383A JPS6097628A JP S6097628 A JPS6097628 A JP S6097628A JP 58205173 A JP58205173 A JP 58205173A JP 20517383 A JP20517383 A JP 20517383A JP S6097628 A JPS6097628 A JP S6097628A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- hfe
- sin film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/694—Inorganic materials composed of nitrides
- H10P14/6943—Inorganic materials composed of nitrides containing silicon
- H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
Landscapes
- Bipolar Transistors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置の製造方法、と９わけ、電流増幅
率（ｈＦＥ）のコレクタ電流に対する直線性の優れた、
低雑音のバイポーラ型トランジスタの製造方法を提供す
るものである。
率（ｈＦＥ）のコレクタ電流に対する直線性の優れた、
低雑音のバイポーラ型トランジスタの製造方法を提供す
るものである。
従来例の構成とその問題点
半導体装置における最終保護膜として従来から用いられ
ていたのは、Ｐ Ｓ Ｇ （Ｐｏｓｐｈｏｒｕｓ ５ｉ
ｌｉＣｏｎｃＪａｓｓ）膜または、Ｎ Ｓ Ｇ （Ｄａ
ｎ−Ｄｃｙｐｅｄ ５ｉｌｃｏｎｑｊ２ａｓｓ）膜であ
ったが、近年の高集積、高密度化の為、より信頼性の高
い窒化シリコン膜が 用いられる様になった。この主な
形成法は、Ｐ−ＣＶＤ（Ｐ ｌａｓｍａ Ｃｈｅｍｉｃ
ａＡｖａｐｏｕｒ Ｄｅｐｓｓｉ ｔｉｏｎ）法である
。
ていたのは、Ｐ Ｓ Ｇ （Ｐｏｓｐｈｏｒｕｓ ５ｉ
ｌｉＣｏｎｃＪａｓｓ）膜または、Ｎ Ｓ Ｇ （Ｄａ
ｎ−Ｄｃｙｐｅｄ ５ｉｌｃｏｎｑｊ２ａｓｓ）膜であ
ったが、近年の高集積、高密度化の為、より信頼性の高
い窒化シリコン膜が 用いられる様になった。この主な
形成法は、Ｐ−ＣＶＤ（Ｐ ｌａｓｍａ Ｃｈｅｍｉｃ
ａＡｖａｐｏｕｒ Ｄｅｐｓｓｉ ｔｉｏｎ）法である
。
とくに窒化シリコン膜に関しては、その製造法を名称化
して、Ｐ −ＳｉＮ膜（ＰＲａｓｍａ Ｓｔ！１．１ｒ
ｏｎ Ｎ１ｔｒｉｄｅ）と呼ぶこともあるが、かかるＰ
−８ｉＮ膜を保護膜として応用した半導体集積回路の製
造流れ図を断面図で表わしたのが 第１図ａ〜ｄである
。
して、Ｐ −ＳｉＮ膜（ＰＲａｓｍａ Ｓｔ！１．１ｒ
ｏｎ Ｎ１ｔｒｉｄｅ）と呼ぶこともあるが、かかるＰ
−８ｉＮ膜を保護膜として応用した半導体集積回路の製
造流れ図を断面図で表わしたのが 第１図ａ〜ｄである
。
第１図に沿って説明すると、第１図ａは、拡散不純物層
を含むシリコン基板１で、表面は二酸化シリコン２で保
護されている。こｎにフォトレジスト３を周知のフォト
リングラフイーによって所望の形状に開口したところで
ある。さらに周知のエツチング法に二酸化シリコン２を
開口し、フォトレジスト３を除去した状態が第１図す図
である。
を含むシリコン基板１で、表面は二酸化シリコン２で保
護されている。こｎにフォトレジスト３を周知のフォト
リングラフイーによって所望の形状に開口したところで
ある。さらに周知のエツチング法に二酸化シリコン２を
開口し、フォトレジスト３を除去した状態が第１図す図
である。
アルミニウム（Ａｐ−）１蒸着し、フォトリングラフィ
及びエツチング法により所定パターンのＡ４電極４を形
成したのが第１図Ｃである。最後に、第１図ｄのように
保護膜として、前記Ｐ−ＣＶＤ法によｆ） Ｐ −Ｓｉ
Ｖ膜５を蒸着する。また、このＰ−５ｉＮＡｔ５を層間
絶縁膜とするときは、再び、フォトリングラフィ及びド
ライエツチング法により開口を行ない、レジスト除去後
、最終熱処理を行なう。
及びエツチング法により所定パターンのＡ４電極４を形
成したのが第１図Ｃである。最後に、第１図ｄのように
保護膜として、前記Ｐ−ＣＶＤ法によｆ） Ｐ −Ｓｉ
Ｖ膜５を蒸着する。また、このＰ−５ｉＮＡｔ５を層間
絶縁膜とするときは、再び、フォトリングラフィ及びド
ライエツチング法により開口を行ない、レジスト除去後
、最終熱処理を行なう。
通常のＰＳＧ又はＮ５Ｃｉ膜を保護膜とする場合と比べ
、Ｐ−３ｉＮ膜を保護膜とすると、最終熱処理後、得ら
れたバイポーラトランジスタの電流増幅率ｈＦＥのコレ
クタ電流ＩＣへの依存性（リニアリティー）が、非常に
良いことが知られている。さらには、この熱処理を行う
ことによってラテラル型のトランジスタの１’ ／ｆ雑
音に対しても、低減効果があることがわかった。これは
、１つには、Ｐ−３ｉＮ膜中に含ｉｎる水素原子が離脱
し、これが、アニールに寄与するものと考えられている
。
、Ｐ−３ｉＮ膜を保護膜とすると、最終熱処理後、得ら
れたバイポーラトランジスタの電流増幅率ｈＦＥのコレ
クタ電流ＩＣへの依存性（リニアリティー）が、非常に
良いことが知られている。さらには、この熱処理を行う
ことによってラテラル型のトランジスタの１’ ／ｆ雑
音に対しても、低減効果があることがわかった。これは
、１つには、Ｐ−３ｉＮ膜中に含ｉｎる水素原子が離脱
し、これが、アニールに寄与するものと考えられている
。
ところが、最終熱処理を行うと、保護膜の信頼性が劣化
するという問題が発生することがあった。
するという問題が発生することがあった。
例えば、保護膜として、厚さ０．８μｍのＰ−３ｉＮ膜
を蒸着し、４５０°Ｃの熱処理を行う場合、前記のアニ
ール効果を得る為には、３０分以上の時間が必要である
。その場合、Ｐ−３ｉＮ膜よシ水素が離脱し、膜の欠陥
が増大する。例えば、Ｐ−３ｉＮ膜蒸着後、ピンホール
密度〜０．１の であったものが、１時間の熱処理後で
は、〉１ｃｒｎ となる。
を蒸着し、４５０°Ｃの熱処理を行う場合、前記のアニ
ール効果を得る為には、３０分以上の時間が必要である
。その場合、Ｐ−３ｉＮ膜よシ水素が離脱し、膜の欠陥
が増大する。例えば、Ｐ−３ｉＮ膜蒸着後、ピンホール
密度〜０．１の であったものが、１時間の熱処理後で
は、〉１ｃｒｎ となる。
この様な欠陥が存在すれば、保護膜としての高信頼性は
得られない。
得られない。
発明の目的
本発明は、ｈＦＥのＩＣに対する依存性の少ないかつ、
高信頼性の半導体装置の製造法を提供するものである。
高信頼性の半導体装置の製造法を提供するものである。
発明の構成
本発明は、不純物拡散の為の熱処理工程の後、水素を含
んだ第１層窒化シリコン膜を形成する工程、還元性雰囲
気で熱処理を行う工程、第２層窒化シリコン膜を形成す
る工程をそなえた半導体装置の製造法を提案し、こｎに
より、上述の目的が達成されることを見出したものであ
る。
んだ第１層窒化シリコン膜を形成する工程、還元性雰囲
気で熱処理を行う工程、第２層窒化シリコン膜を形成す
る工程をそなえた半導体装置の製造法を提案し、こｎに
より、上述の目的が達成されることを見出したものであ
る。
実施例の説明
第２図ａ −Ｃに、不発明による実施例の流れ図を示し
これに沿って説明する。
これに沿って説明する。
第１図ａは、第１図Ｃと全く同じである。１６−ｉ、拡
散不純物層を含むシリコン基板、２は二酸化シリコン、
４はＡｔ電極である。
散不純物層を含むシリコン基板、２は二酸化シリコン、
４はＡｔ電極である。
（ｆｌｕ、第１層目（７）Ｐ−８ｉＮ膜５を厚さ２００
０八に成長させたのが第２図すである。この第１層回目
のＰ −ＳｉＮ膜６は水素の拡散源としての役割りを持
つ。従って、膜の欠陥密度は、問題とはならない。
０八に成長させたのが第２図すである。この第１層回目
のＰ −ＳｉＮ膜６は水素の拡散源としての役割りを持
つ。従って、膜の欠陥密度は、問題とはならない。
次に水素含有の還元性雰囲気で熱処理を加えることによ
って、トランジスタのｈＦＥのＩＣに対する直線性及び
、雑音特性の改善を行なう。この時の温度は、３００〜
４ｓｏ’ｃ程度で行なう。
って、トランジスタのｈＦＥのＩＣに対する直線性及び
、雑音特性の改善を行なう。この時の温度は、３００〜
４ｓｏ’ｃ程度で行なう。
この後、第２図Ｃのように、最終保護膜としての役目を
持つＰ−３ｉＮ膜６を成長させ、さらに、必要に応じて
、ワイヤボンディング等の為の開口部ヲ、周知のフォト
リングラフイー及びドライエツチング法で形成し、完成
する。
持つＰ−３ｉＮ膜６を成長させ、さらに、必要に応じて
、ワイヤボンディング等の為の開口部ヲ、周知のフォト
リングラフイー及びドライエツチング法で形成し、完成
する。
この様な方法で得らｎたラテラル型ＰＮＰ トランジス
タのｈＦＥ−ＩＣ特性を、従来のＰＳＧ保獲膜で得られ
たトランジスタと比べたのが、第３図の特性図である。
タのｈＦＥ−ＩＣ特性を、従来のＰＳＧ保獲膜で得られ
たトランジスタと比べたのが、第３図の特性図である。
この図中、特性曲線ｌが本発明実施例によるもの、特性
曲線■が従来例である。
曲線■が従来例である。
明らかに（本発明によるトランジスタの直線性の方が良
い。また、トランジスタの耐湿性等の信頼性も従来のＰ
ＳＧや１層のＰ−３ｉＮ膜よりも優れたものが得られた
。さらには、ラテラル型ＰＮＰトランジスタの１／ｆ雑
音も、低減させることが出来た。
い。また、トランジスタの耐湿性等の信頼性も従来のＰ
ＳＧや１層のＰ−３ｉＮ膜よりも優れたものが得られた
。さらには、ラテラル型ＰＮＰトランジスタの１／ｆ雑
音も、低減させることが出来た。
発明の効果
以上に述べた通り、本発明によればｈＦＥ−ＩＣ直線性
が優れ、かつ、保護膜の信頼性が高く、さらに雑音特性
の優れたバイポーラ型を提供することが出来る。
が優れ、かつ、保護膜の信頼性が高く、さらに雑音特性
の優れたバイポーラ型を提供することが出来る。
第１図ａ−ｄは、従来の一般的な半導体装置の保触腺形
成までの工程断面図、第２図ａ −Ｃは、本発明の実施
例による工程断面図、第３図は実施例装置の特性を従来
例のそれと対比した特性図である。 １・・・・・不純物拡散シリコン基板、２・・二酸化シ
リコン層、３・・・・・・フォトレジスト層、４・・・
・・・Ａ１電極層、６ ・・・第１層プラズマシリコン
ナイトライド層、６・・・・第２層プラズマシリコンナ
イトライド層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第 ２ 図 第３図
成までの工程断面図、第２図ａ −Ｃは、本発明の実施
例による工程断面図、第３図は実施例装置の特性を従来
例のそれと対比した特性図である。 １・・・・・不純物拡散シリコン基板、２・・二酸化シ
リコン層、３・・・・・・フォトレジスト層、４・・・
・・・Ａ１電極層、６ ・・・第１層プラズマシリコン
ナイトライド層、６・・・・第２層プラズマシリコンナ
イトライド層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第 ２ 図 第３図
Claims (1)
- 不純物拡散の為の熱処理工程の後、水素を含んだ第１層
窒化シリコン膜を形成する工程、還元性雰囲気で熱処理
を行う工程および第２層窒化シリコン膜を形成する工程
をそなえた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58205173A JPS6097628A (ja) | 1983-11-01 | 1983-11-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58205173A JPS6097628A (ja) | 1983-11-01 | 1983-11-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6097628A true JPS6097628A (ja) | 1985-05-31 |
Family
ID=16502628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58205173A Pending JPS6097628A (ja) | 1983-11-01 | 1983-11-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6097628A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6298625A (ja) * | 1985-10-24 | 1987-05-08 | Nec Corp | 半導体装置 |
| US6071832A (en) * | 1996-03-25 | 2000-06-06 | Nec Corporation | Method for manufacturing a reliable semiconductor device using ECR-CVD and implanting hydrogen ions into an active region |
-
1983
- 1983-11-01 JP JP58205173A patent/JPS6097628A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6298625A (ja) * | 1985-10-24 | 1987-05-08 | Nec Corp | 半導体装置 |
| US6071832A (en) * | 1996-03-25 | 2000-06-06 | Nec Corporation | Method for manufacturing a reliable semiconductor device using ECR-CVD and implanting hydrogen ions into an active region |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59965A (ja) | 半導体装置の製造方法 | |
| JPS598065B2 (ja) | Ｍｏｓ集積回路の製造方法 | |
| JPS6097628A (ja) | 半導体装置の製造方法 | |
| JPH02130961A (ja) | 電界効果型トランジスタ | |
| JPH04102375A (ja) | 薄膜トランジスタ | |
| JPH0740587B2 (ja) | 半導体装置の製造方法 | |
| JP2993039B2 (ja) | 能動層積層素子 | |
| JPH0579184B2 (ja) | ||
| JPH01298758A (ja) | 半導体装置の製造方法 | |
| JPH04356944A (ja) | 半導体装置およびその製造方法 | |
| JPH04286324A (ja) | 低抵抗コンタクト製造方法 | |
| JPS59181662A (ja) | 半導体メモリ装置の製造方法 | |
| JPS60121769A (ja) | Ｍｉｓ半導体装置の製法 | |
| JPS6092623A (ja) | 半導体装置の製造方法 | |
| JPS61120469A (ja) | 電極配線の製造方法 | |
| JPS60245159A (ja) | 半導体装置の製造方法 | |
| JPS62190849A (ja) | 半導体装置の製造方法 | |
| JPS5916377A (ja) | 半導体装置の製造方法 | |
| JPS59189657A (ja) | 半導体装置の製造方法 | |
| JPS6047445A (ja) | 半導体装置の製造方法 | |
| JPH03225821A (ja) | 半導体装置の製造方法 | |
| JPS59194451A (ja) | 半導体装置の製造方法 | |
| JPH0314232A (ja) | 半導体装置の製造方法 | |
| JPS60235463A (ja) | 半導体装置の製造方法 | |
| JPS6085513A (ja) | 半導体装置の製造方法 |