JPH0579184B2 - - Google Patents
Info
- Publication number
- JPH0579184B2 JPH0579184B2 JP62200177A JP20017787A JPH0579184B2 JP H0579184 B2 JPH0579184 B2 JP H0579184B2 JP 62200177 A JP62200177 A JP 62200177A JP 20017787 A JP20017787 A JP 20017787A JP H0579184 B2 JPH0579184 B2 JP H0579184B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- film
- silicon film
- hydrogen
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、集積回路の製造方法に関し、特に多
結晶シリコン抵抗素子の製造方法に関する。
結晶シリコン抵抗素子の製造方法に関する。
従来、この種の製造方法は、多結晶シリコン膜
を成長させる工程、抵抗値を決定する為の不純物
を導入する工程、多結晶シリコン膜を所定形状に
パターニングする工程、層間絶縁膜を成長する工
程、配線引出しの為のコンタクト孔を層間絶縁膜
に形成する工程、配線金属を成長し、パターニン
グする工程、表面保護膜を成長する工程とから成
つていた。
を成長させる工程、抵抗値を決定する為の不純物
を導入する工程、多結晶シリコン膜を所定形状に
パターニングする工程、層間絶縁膜を成長する工
程、配線引出しの為のコンタクト孔を層間絶縁膜
に形成する工程、配線金属を成長し、パターニン
グする工程、表面保護膜を成長する工程とから成
つていた。
上述した従来の集積回路の製造方法において、
表面保護膜には、プラズマCVD法によるSiN膜
（以下、プラズマ堆積SiN膜と記す）が用いられ
ている。これは、プラズマ堆積SiN膜の耐湿性の
良さ、アルカリイオンのブロツキング効果、機械
的強度が優れている等の理由による。しかし、プ
ラズマ堆積SiN膜は10〜40原子数パーセント
（ａ／ｏ）の水素を含む為、この水素が多結晶シ
リコン膜中に拡散することが知られている。この
水素が、多結晶シリコン膜中のシリコンのダング
リングボンド（不対結合手）をパツシベートする
為に、伝導度が上昇し、抵抗値が、設計値よりも
下がつてしまうという欠点がある。
表面保護膜には、プラズマCVD法によるSiN膜
（以下、プラズマ堆積SiN膜と記す）が用いられ
ている。これは、プラズマ堆積SiN膜の耐湿性の
良さ、アルカリイオンのブロツキング効果、機械
的強度が優れている等の理由による。しかし、プ
ラズマ堆積SiN膜は10〜40原子数パーセント
（ａ／ｏ）の水素を含む為、この水素が多結晶シ
リコン膜中に拡散することが知られている。この
水素が、多結晶シリコン膜中のシリコンのダング
リングボンド（不対結合手）をパツシベートする
為に、伝導度が上昇し、抵抗値が、設計値よりも
下がつてしまうという欠点がある。
この欠点を解決する方法として、例えば、多結
晶シリコン抵抗素子上を、減圧CVD法で形成し
たSi3N4膜で被覆し、拡散してくる水素を、緻密
なSi3N4膜でブロツクしようとするものがある。
但し、この方法でもSi3N4膜の成長、そのパター
ニングと工程が長くなるという欠点がある。ま
た、そのブロツキング効果も効果はあるが、完全
ではないという欠点がある。
晶シリコン抵抗素子上を、減圧CVD法で形成し
たSi3N4膜で被覆し、拡散してくる水素を、緻密
なSi3N4膜でブロツクしようとするものがある。
但し、この方法でもSi3N4膜の成長、そのパター
ニングと工程が長くなるという欠点がある。ま
た、そのブロツキング効果も効果はあるが、完全
ではないという欠点がある。
本発明による集積回路の製造方法は、多結晶シ
リコン膜を形成後プラズマCVD法で窒化シリコ
ン膜を形成し熱処理を行なうか又は水素を含むプ
ラズマ雰囲気にさらして水素を拡散させて前記多
結晶シリコン膜中のシリコンのダングリングボン
ドを飽和させる工程と、所定の不純物を導入して
多結晶シリコン抵抗素子を形成する工程とを含む
ものである。
リコン膜を形成後プラズマCVD法で窒化シリコ
ン膜を形成し熱処理を行なうか又は水素を含むプ
ラズマ雰囲気にさらして水素を拡散させて前記多
結晶シリコン膜中のシリコンのダングリングボン
ドを飽和させる工程と、所定の不純物を導入して
多結晶シリコン抵抗素子を形成する工程とを含む
ものである。
次に、本発明の実施例について図面を参照して
説明する。
説明する。
第１図ａ〜ｅは本発明の第１の実施例を説明す
るための工程順に配置した半導体チツプの断面図
である。
るための工程順に配置した半導体チツプの断面図
である。
まず、第１図ａに示す様に、通常の製造方法に
より、MOS FETを、形成した後、抵抗を形成
する為の多結晶シリコン膜３を減圧CVD法によ
り、200〜600nｍの厚さで成長する。次に、第１
図ｂに示すように、混合ガスSiH4＋NH3あるい
はSiH4＋N2を用いてプラズマ堆積SiN膜６を100
〜500nｍの厚さで成長し、300〜700℃、N2雰囲
気で30分〜３時間の熱処理を行い、多結晶シリコ
ン膜３の中へ水素を拡散される。次に第１図ｃに
示すように、弗酸を主成分とする溶液で、プラズ
マ堆積SiN膜６を除去し、その後、31P+を、30〜
150kev、１×1013〜５×1014cm-2の条件で、注入
し、抵抗値を決定する不純物を導入する。次に、
第７図ｄに示すように、ホトリソグラフイー技術
により、多結晶シリコン膜３を所定形状にパター
ニングした後、常圧CVD法により、0.5〜1.5μｍ
の厚さのリンケイ酸ガラス（PSG）を、層間絶
縁膜８として成長する。PSGフローを行い、下
地の段差を平滑化した後、ホトリソグラフイー技
術を用いて、コンタクト孔９を、開口する。次
に、第１図ｄに示すように、0.5〜1.0μｍの厚さ
のAl膜をスパツタ法で形成し、ホトリソグラフ
イー技術を用いてパターニングを行ない電極配線
１０，１１を設けて抵抗素子１２を形成する。表
面保護膜１３として、プラズマ堆積SiN膜を0.1
〜0.5μｍの厚さで成長し、ホトリソグラフイー技
術により、ボンデイングパツド（図示せず）を開
口する。
より、MOS FETを、形成した後、抵抗を形成
する為の多結晶シリコン膜３を減圧CVD法によ
り、200〜600nｍの厚さで成長する。次に、第１
図ｂに示すように、混合ガスSiH4＋NH3あるい
はSiH4＋N2を用いてプラズマ堆積SiN膜６を100
〜500nｍの厚さで成長し、300〜700℃、N2雰囲
気で30分〜３時間の熱処理を行い、多結晶シリコ
ン膜３の中へ水素を拡散される。次に第１図ｃに
示すように、弗酸を主成分とする溶液で、プラズ
マ堆積SiN膜６を除去し、その後、31P+を、30〜
150kev、１×1013〜５×1014cm-2の条件で、注入
し、抵抗値を決定する不純物を導入する。次に、
第７図ｄに示すように、ホトリソグラフイー技術
により、多結晶シリコン膜３を所定形状にパター
ニングした後、常圧CVD法により、0.5〜1.5μｍ
の厚さのリンケイ酸ガラス（PSG）を、層間絶
縁膜８として成長する。PSGフローを行い、下
地の段差を平滑化した後、ホトリソグラフイー技
術を用いて、コンタクト孔９を、開口する。次
に、第１図ｄに示すように、0.5〜1.0μｍの厚さ
のAl膜をスパツタ法で形成し、ホトリソグラフ
イー技術を用いてパターニングを行ない電極配線
１０，１１を設けて抵抗素子１２を形成する。表
面保護膜１３として、プラズマ堆積SiN膜を0.1
〜0.5μｍの厚さで成長し、ホトリソグラフイー技
術により、ボンデイングパツド（図示せず）を開
口する。
プラズマ堆積SiN膜６中の水素が熱処理により
多結晶シリコン膜３中に拡散しダングリングボン
ドを飽和させるので、表面保護膜１３中の水素は
抵抗素子１２の抵抗値に影響を与えることはな
い。
多結晶シリコン膜３中に拡散しダングリングボン
ドを飽和させるので、表面保護膜１３中の水素は
抵抗素子１２の抵抗値に影響を与えることはな
い。
第２図は本発明の第２の実施例を説明するため
のプラズマ反応装置の概略図である。
のプラズマ反応装置の概略図である。
この実施例は、前出の第１の実施例と、多結晶
シリコン膜中への水素の導入方法が異なるのみ
で、その他の工程は全て同一である。多結晶シリ
コン膜中へ水素を導入するには、多結晶シリコン
膜を成長した後、基板温度を300〜400℃にして、
NH3プラズマ中にさらせばよい。
シリコン膜中への水素の導入方法が異なるのみ
で、その他の工程は全て同一である。多結晶シリ
コン膜中へ水素を導入するには、多結晶シリコン
膜を成長した後、基板温度を300〜400℃にして、
NH3プラズマ中にさらせばよい。
この実施例では、熱処理を格別必要としないの
で工程が簡略となる利点がある。
で工程が簡略となる利点がある。
以上説明したように本発明は、多結晶シリコン
膜にあらかじめ、水素を導入し、多結晶シリコン
膜中のシリコンのダングリングボンドを飽和させ
ておき、その後、抵抗値を決定するイオン注入を
行なつて抵抗素子を形成することにより、表面保
護膜としてプラズマ堆積SiN膜を用いた場合にお
いても、抵抗値の変動（低下）あるいはばらつき
を、小さく押え、集積回路の特性及び信頼性を改
善できる効果がある。
膜にあらかじめ、水素を導入し、多結晶シリコン
膜中のシリコンのダングリングボンドを飽和させ
ておき、その後、抵抗値を決定するイオン注入を
行なつて抵抗素子を形成することにより、表面保
護膜としてプラズマ堆積SiN膜を用いた場合にお
いても、抵抗値の変動（低下）あるいはばらつき
を、小さく押え、集積回路の特性及び信頼性を改
善できる効果がある。
第１図ａ〜ｅは、本発明の第１の実施例を説明
するための工程順に配置した半導体チツプの断面
図、第２図は本発明の第２の実施例を説明するた
めのプラズマ反応装置の概略図である。 １……ｐ型シリコン基板、２……シリコン酸化
膜、３……多結晶シリコン膜、４……ゲート電
極、５ａ……ソース領域、５ｂ……ドレイン領
域、６……プラズマ堆積SiN膜、７……31P+、８
……層間絶縁膜、９……コンタクト孔、１０，１
１……電極配線、１２……抵抗素子、１３……表
面保護膜、１４……プラズマ反応装置、１５，１
６……電極。
するための工程順に配置した半導体チツプの断面
図、第２図は本発明の第２の実施例を説明するた
めのプラズマ反応装置の概略図である。 １……ｐ型シリコン基板、２……シリコン酸化
膜、３……多結晶シリコン膜、４……ゲート電
極、５ａ……ソース領域、５ｂ……ドレイン領
域、６……プラズマ堆積SiN膜、７……31P+、８
……層間絶縁膜、９……コンタクト孔、１０，１
１……電極配線、１２……抵抗素子、１３……表
面保護膜、１４……プラズマ反応装置、１５，１
６……電極。
Claims (1)
- １ 多結晶シリコン膜を形成する工程と、前記多
結晶シリコン膜上にプラズマCVD法で窒化シリ
コン膜を形成し熱処理を行なつて前記多結晶シリ
コン膜に前記窒化シリコン膜から水素を拡散させ
るか又は前記多結晶シリコン膜を水素を含むプラ
ズマ雰囲気にさらして前記多結晶シリコン膜に水
素を拡散させ、前記多結晶シリコン膜中のシリコ
ンのダングリングボンドを飽和させる工程と、前
記多結晶シリコン膜に所定の不純物を導入して多
結晶シリコン抵抗素子を形成する工程とを含むこ
とを特徴とする集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62200177A JPS6442851A (en) | 1987-08-10 | 1987-08-10 | Manufacture of integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62200177A JPS6442851A (en) | 1987-08-10 | 1987-08-10 | Manufacture of integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6442851A JPS6442851A (en) | 1989-02-15 |
| JPH0579184B2 true JPH0579184B2 (ja) | 1993-11-01 |
Family
ID=16420074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62200177A Granted JPS6442851A (en) | 1987-08-10 | 1987-08-10 | Manufacture of integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6442851A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2601136B2 (ja) * | 1993-05-07 | 1997-04-16 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH0955381A (ja) * | 1995-08-11 | 1997-02-25 | S I I R D Center:Kk | 半導体集積回路の製造方法 |
| JP2825074B2 (ja) * | 1995-10-25 | 1998-11-18 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1987
- 1987-08-10 JP JP62200177A patent/JPS6442851A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6442851A (en) | 1989-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6242385B2 (ja) | ||
| US4525733A (en) | Patterning method for reducing hillock density in thin metal films and a structure produced thereby | |
| JPH0579184B2 (ja) | ||
| JP3167362B2 (ja) | バイポーラ型ｍｏｓ半導体装置の製造方法 | |
| JP2666565B2 (ja) | 半導体装置の製造方法 | |
| JPH0581054B2 (ja) | ||
| JPS59169179A (ja) | 半導体集積回路装置 | |
| JPS61228661A (ja) | 半導体装置及びその製造方法 | |
| JPH02281654A (ja) | 半導体記憶装置 | |
| JP3538969B2 (ja) | ポリシリコン半導体層の酸化膜形成方法 | |
| KR850000037B1 (ko) | 셀프얼라인 금속전극 복합 mos의 제조방법 | |
| JPS61278163A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6097628A (ja) | 半導体装置の製造方法 | |
| JPS5943832B2 (ja) | 半導体装置の製造方法 | |
| JPH0254539A (ja) | 縦型ｍｏｓ ｆｅｔの製造方法 | |
| JPS60242662A (ja) | 半導体装置 | |
| JPS6230364A (ja) | Ｍｉｓ半導体装置の製法 | |
| JPH0441510B2 (ja) | ||
| JPS59222939A (ja) | 半導体装置 | |
| JPS6148778B2 (ja) | ||
| JPS59103377A (ja) | 半導体装置の製造方法 | |
| JPH05129593A (ja) | 半導体装置の製造方法 | |
| JPS5980971A (ja) | Ｍｉｓ半導体装置の製法 | |
| JPH07283323A (ja) | 半導体装置の製造方法 | |
| JPS62160771A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |