JPH0153929B2 - - Google Patents
Info
- Publication number
- JPH0153929B2 JPH0153929B2 JP58206540A JP20654083A JPH0153929B2 JP H0153929 B2 JPH0153929 B2 JP H0153929B2 JP 58206540 A JP58206540 A JP 58206540A JP 20654083 A JP20654083 A JP 20654083A JP H0153929 B2 JPH0153929 B2 JP H0153929B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- emitter
- base
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、定電流で負荷を駆動する定電流ド
ライブ回路に関するものである。
ライブ回路に関するものである。
従来この種の回路として第１図に示すものがあ
つた。第１図において、Ioは定電流源を、Ｑ１か
らＱ５はNPN型トランジスタを、Ｒ１は抵抗を
示す。電源端子Vccと接地端子GND間には電源
が接続され、出力端子OUTPUTと電源端子Vcc
間には負荷が接続される。
つた。第１図において、Ioは定電流源を、Ｑ１か
らＱ５はNPN型トランジスタを、Ｒ１は抵抗を
示す。電源端子Vccと接地端子GND間には電源
が接続され、出力端子OUTPUTと電源端子Vcc
間には負荷が接続される。
次に従来のものの動作について説明する。電源
が投入され、定電流源IoからIoなる電流がトラン
ジスタＱ２のベースに供給され、さらに抵抗Ｒ１
とトランジスタＱ１のベースに流れ込み、さらに
トランジスタＱ５のベースからエミツタを通り、
トランジスタＱ３とＱ４のそれぞれのベースを介
して接地端子GNDに到達し、回路が動作を開始
する。すると、トランジスタＱ２とＱ１によつて
負帰還がかかり、結果としてトランジスタＱ２の
コレクタ電流は次式で安定状態となる。
が投入され、定電流源IoからIoなる電流がトラン
ジスタＱ２のベースに供給され、さらに抵抗Ｒ１
とトランジスタＱ１のベースに流れ込み、さらに
トランジスタＱ５のベースからエミツタを通り、
トランジスタＱ３とＱ４のそれぞれのベースを介
して接地端子GNDに到達し、回路が動作を開始
する。すると、トランジスタＱ２とＱ１によつて
負帰還がかかり、結果としてトランジスタＱ２の
コレクタ電流は次式で安定状態となる。
Ic（Q2）＝VBE（Q1）／R1 ……(1)
ここでIc（Ｑ２）はトランジスタＱ２のコレク
タ電流を、VBE（Ｑ１）はトランジスタＱ１のベ
ース・エミツタ間電圧を、Ｒ１は抵抗Ｒ１の抵抗
値を示す。従つてトランジスタＱ３のコレクタ電
流Ic（Ｑ３）は次式で表わせる。
タ電流を、VBE（Ｑ１）はトランジスタＱ１のベ
ース・エミツタ間電圧を、Ｒ１は抵抗Ｒ１の抵抗
値を示す。従つてトランジスタＱ３のコレクタ電
流Ic（Ｑ３）は次式で表わせる。
Ic（Q3）＝Io＋Ic（Q2） ……(2)
ここでIoは定電流源の電流値を示す。つまり、
トランジスタＱ３とＱ４はそれぞれのベースとエ
ミツタを相互に接続してカレントミラー回路を構
成しているので、出力電流Ic（Ｑ４）は次式で表
わすことができる。
トランジスタＱ３とＱ４はそれぞれのベースとエ
ミツタを相互に接続してカレントミラー回路を構
成しているので、出力電流Ic（Ｑ４）は次式で表
わすことができる。
Ic（Q4）＝Ic（Q3） ……(3)
即ち(1)(2)(3)式より
Ic（Q4）＝Io＋VBE（Q1）／R1 ……(4)
となる。
従来の定電流ドライブ回路は以上のように構成
されているので、Ioを温度に無関係に一定として
も、VBE（Ｑ１）が約−２ｍＶ／℃の温度係数を
持ち、さらにＲ１も集積回路化した場合、約＋
2000ppm／℃の温度係数を持つため、出力電流Ic
（Ｑ４）を温度の無関係に一定値に設定すること
ができないという欠点があつた。
されているので、Ioを温度に無関係に一定として
も、VBE（Ｑ１）が約−２ｍＶ／℃の温度係数を
持ち、さらにＲ１も集積回路化した場合、約＋
2000ppm／℃の温度係数を持つため、出力電流Ic
（Ｑ４）を温度の無関係に一定値に設定すること
ができないという欠点があつた。
この発明は上記のような従来のものの欠点を除
去するためになされたもので、定電流源を、相対
する２つのトランジスタのベース・エミツタ間の
電位差が抵抗の両端に印加されるようにして作り
出した絶対温度に比例した電流を源として構成さ
れた絶対温度に比例した電流を発生する定電流源
とし、さらにトランジスタのベース・エミツタ間
電圧に依存した電流を作り、上記２つの電流をカ
レントミラー回路のトランジスタ及びそのエミツ
タに接続した抵抗に流し、上記相対する２つのト
ランジスタのベース・エミツタ間の電位差の正の
温度係数と上記トランジスタのベース・エミツタ
間電圧の負の温度係数を相互に打ち消すように
し、かつ同時に上記定電流を作り出すときの抵抗
の温度係数及び上記ベース・エミツタ間電圧に依
存する電流を作るときの抵抗の温度係数を同時に
打ち消すようにすることにより、温度に無関係に
出力電流を得ることのできる、あるいはさらに所
望の温度係数を持つた電流を得ることのできる定
電流ドライブ回路を提供することを目的としてい
る。
去するためになされたもので、定電流源を、相対
する２つのトランジスタのベース・エミツタ間の
電位差が抵抗の両端に印加されるようにして作り
出した絶対温度に比例した電流を源として構成さ
れた絶対温度に比例した電流を発生する定電流源
とし、さらにトランジスタのベース・エミツタ間
電圧に依存した電流を作り、上記２つの電流をカ
レントミラー回路のトランジスタ及びそのエミツ
タに接続した抵抗に流し、上記相対する２つのト
ランジスタのベース・エミツタ間の電位差の正の
温度係数と上記トランジスタのベース・エミツタ
間電圧の負の温度係数を相互に打ち消すように
し、かつ同時に上記定電流を作り出すときの抵抗
の温度係数及び上記ベース・エミツタ間電圧に依
存する電流を作るときの抵抗の温度係数を同時に
打ち消すようにすることにより、温度に無関係に
出力電流を得ることのできる、あるいはさらに所
望の温度係数を持つた電流を得ることのできる定
電流ドライブ回路を提供することを目的としてい
る。
以下、この発明の一実施例を図について説明す
る。第２図において、ITは相対する２つのトラ
ンジスタのベース・エミツタ間の電位差が抵抗の
両端に印加されるようにして作り出した絶対温度
に比例した電流を源として構成された絶対温度に
比例した電流を発生する定電流源、Ｑ１からＱ８
はNPN型トランジスタ、Ｒ１とＲ２は上記絶対
温度に比例した電流を作り出す時に用いた抵抗と
その構造を同じにする第１、第２抵抗である。そ
して第１トランジスタＱ１のベースと第２トラン
ジスタＱ２のエミツタと第５トランジスタＱ５の
ベースと第１抵抗Ｒ１の一方の端子が相互接続さ
れ、第１抵抗Ｒ１の他端と第１トランジスタＱ１
のエミツタと第３トランジスタＱ３のコレクタが
相互接続され、第３トランジスタＱ３のベースと
第４トランジスタＱ４のベースと第５トランジス
タＱ５のエミツタが相互接続され、第３トランジ
スタＱ３のエミツタと第２抵抗Ｒ２の一方の端子
が接続され、第２抵抗Ｒ２の他端と第４トランジ
スタＱ４のエミツタが接続されてこの接続点が接
地端子GNDとされ、第４トランジスタＱ４のコ
レクタが出力端子OUTPUTとされ、第５トラン
ジスタＱ５のコレクタと第２トランジスタＱ２の
コレクタと第７トランジスタＱ７のコレクタと第
８トランジスタＱ８のコレクタと前記定電流源
ITの一方の端子が相互接続されてこの接続点が
電源端子Vccとされ、第６トランジスタＱ６のエ
ミツタと第７トランジスタＱ７のエミツタと第１
トランジスタＱ１のコレクタが相互接続され、第
６トランジスタＱ６のベースと第７トランジスタ
Ｑ７のベースと第２トランジスタＱ２のベースと
第８トランジスタＱ８のエミツタが相互接続さ
れ、第６トランジスタＱ６のコレクタと第８トラ
ンジスタＱ８のベースと前記定電流源ITの他方
の端子とが相互接続されている。また電源端子
Vccと接地端子GND間には電源が接続され、出
力端子OUTPUTと電源端子Vcc間には負荷が接
続される。また、第４図は第２図の定電流ドライ
ブ回路に用いる、絶対温度に比例した電流を発生
する定電流源ITの構成の一例を示し、図におい
て、Ｑ１１〜Ｑ１４はPNP形のトランジスタを、
Ｑ１６〜Ｑ１８はNPN形のトランジスタを、RST
起動抵抗を、Ｒ１１は抵抗をそれぞれ示す。
る。第２図において、ITは相対する２つのトラ
ンジスタのベース・エミツタ間の電位差が抵抗の
両端に印加されるようにして作り出した絶対温度
に比例した電流を源として構成された絶対温度に
比例した電流を発生する定電流源、Ｑ１からＱ８
はNPN型トランジスタ、Ｒ１とＲ２は上記絶対
温度に比例した電流を作り出す時に用いた抵抗と
その構造を同じにする第１、第２抵抗である。そ
して第１トランジスタＱ１のベースと第２トラン
ジスタＱ２のエミツタと第５トランジスタＱ５の
ベースと第１抵抗Ｒ１の一方の端子が相互接続さ
れ、第１抵抗Ｒ１の他端と第１トランジスタＱ１
のエミツタと第３トランジスタＱ３のコレクタが
相互接続され、第３トランジスタＱ３のベースと
第４トランジスタＱ４のベースと第５トランジス
タＱ５のエミツタが相互接続され、第３トランジ
スタＱ３のエミツタと第２抵抗Ｒ２の一方の端子
が接続され、第２抵抗Ｒ２の他端と第４トランジ
スタＱ４のエミツタが接続されてこの接続点が接
地端子GNDとされ、第４トランジスタＱ４のコ
レクタが出力端子OUTPUTとされ、第５トラン
ジスタＱ５のコレクタと第２トランジスタＱ２の
コレクタと第７トランジスタＱ７のコレクタと第
８トランジスタＱ８のコレクタと前記定電流源
ITの一方の端子が相互接続されてこの接続点が
電源端子Vccとされ、第６トランジスタＱ６のエ
ミツタと第７トランジスタＱ７のエミツタと第１
トランジスタＱ１のコレクタが相互接続され、第
６トランジスタＱ６のベースと第７トランジスタ
Ｑ７のベースと第２トランジスタＱ２のベースと
第８トランジスタＱ８のエミツタが相互接続さ
れ、第６トランジスタＱ６のコレクタと第８トラ
ンジスタＱ８のベースと前記定電流源ITの他方
の端子とが相互接続されている。また電源端子
Vccと接地端子GND間には電源が接続され、出
力端子OUTPUTと電源端子Vcc間には負荷が接
続される。また、第４図は第２図の定電流ドライ
ブ回路に用いる、絶対温度に比例した電流を発生
する定電流源ITの構成の一例を示し、図におい
て、Ｑ１１〜Ｑ１４はPNP形のトランジスタを、
Ｑ１６〜Ｑ１８はNPN形のトランジスタを、RST
起動抵抗を、Ｒ１１は抵抗をそれぞれ示す。
本発明の回路動作の説明に先立つて、まず第４
図の回路動作について説明する。
図の回路動作について説明する。
トランジスタＱ１６は相対的に大きい電流密度
で動作させる。これに対し、トランジスタＱ１７
の電流密度はトランジスタＱ１６の電流密度の約
１／10程度の大きさで動作させ、この２つのトラ
ンジスタＱ１６，Ｑ１７のベース・エミツタの電
位差ΔVBEが抵抗Ｒ１１に印加される。ここで、
トランジスタＱ１６のコレクタから電流増幅用ト
ランジスタＱ１８のベースに電流が送り込まれ、
トランジスタＱ１８のコレクタからカレントミラ
ーのトランジスタＱ１３に増幅した電流を供給す
る。このようにして、トランジスタＱ１３により
カレントミラーの電流が制限され、トランジスタ
Ｑ１２とＱ１１を介してトランジスタＱ１７とＱ
１６の各コレクタに電流が供給される。
で動作させる。これに対し、トランジスタＱ１７
の電流密度はトランジスタＱ１６の電流密度の約
１／10程度の大きさで動作させ、この２つのトラ
ンジスタＱ１６，Ｑ１７のベース・エミツタの電
位差ΔVBEが抵抗Ｒ１１に印加される。ここで、
トランジスタＱ１６のコレクタから電流増幅用ト
ランジスタＱ１８のベースに電流が送り込まれ、
トランジスタＱ１８のコレクタからカレントミラ
ーのトランジスタＱ１３に増幅した電流を供給す
る。このようにして、トランジスタＱ１３により
カレントミラーの電流が制限され、トランジスタ
Ｑ１２とＱ１１を介してトランジスタＱ１７とＱ
１６の各コレクタに電流が供給される。
ここで前記したように、トランジスタＱ１７の
エミツタには抵抗Ｒ１１が接続されているから、
このループ回路に負帰還がかかり、トランジスタ
Ｑ１６とＱ１７のベース・エミツタ間の電位差
ΔVBEと抵抗Ｒ１１によつてカレントミラーの各
部の電流が決定される。
エミツタには抵抗Ｒ１１が接続されているから、
このループ回路に負帰還がかかり、トランジスタ
Ｑ１６とＱ１７のベース・エミツタ間の電位差
ΔVBEと抵抗Ｒ１１によつてカレントミラーの各
部の電流が決定される。
この電流をITとし、トランジスタＱ１６に流
れるエミツタ電流密度をJ1とし、トランジスタＱ
１７に流れるエミツタ電流密度をJ2とすると、
ITは以下の式(1)で表わされる。
れるエミツタ電流密度をJ1とし、トランジスタＱ
１７に流れるエミツタ電流密度をJ2とすると、
ITは以下の式(1)で表わされる。
但し、電流密度J1とJ2との比を10倍位に取ると
設計しやすいが、J1＞J2であれば、一応の回路動
作をすることができる。
設計しやすいが、J1＞J2であれば、一応の回路動
作をすることができる。
IT＝ΔVBE／R11＝kT／ｑlnJ1／J2／R11
……(1)
このように、この第４図に示す回路によれば、
絶対温度に比例した電流をその出力端より取り出
すことができる。
絶対温度に比例した電流をその出力端より取り出
すことができる。
なお、ΔVBEが（kT／ｑ）ln（J1／J2）になる理
由は以下の通りである。
由は以下の通りである。
ΔVBE＝VBE(Q16)−VBE(Q17)＝kT／ｑlnJ1・Ic／Is−kT
／ｑlnJ2・Ic／Is ＝kT／ｑlnJ1・Ic／Is・Is／J2・Ic＝kT／ｑlnJ1／J2 但しVBE(Q16)はトランジスタＱ１６のベース・
ミツタ間電圧、VBE(Q17)はトランジスタＱ１７の
ベース・エミツタ間電圧、ｋはボルツマン定数、
Ｔは絶対温度、ｑは電子の電荷、Isは逆方向飽和
電流である。
／ｑlnJ2・Ic／Is ＝kT／ｑlnJ1・Ic／Is・Is／J2・Ic＝kT／ｑlnJ1／J2 但しVBE(Q16)はトランジスタＱ１６のベース・
ミツタ間電圧、VBE(Q17)はトランジスタＱ１７の
ベース・エミツタ間電圧、ｋはボルツマン定数、
Ｔは絶対温度、ｑは電子の電荷、Isは逆方向飽和
電流である。
つまり、
IT＝ΔVBE／R11＝kT／ｑlnJ1／J2／R11
である。そしてこの式(1)のうちＫ、ｑ、J1、J2は
すべて定数であり、 従つて、 ΔVBE＝kT／ｑlnJ1／J2 は絶対温度に比例した電圧である。
すべて定数であり、 従つて、 ΔVBE＝kT／ｑlnJ1／J2 は絶対温度に比例した電圧である。
なお、この第４図の他にも第５図に示すような
IT発生回路が実用化されている。
IT発生回路が実用化されている。
第５図中、Ｑ２１〜Ｑ２３はPNP形トランジ
スタ、Ｑ２４，Ｑ２５は面積比が１：10のNPN
形トランジスタである。
スタ、Ｑ２４，Ｑ２５は面積比が１：10のNPN
形トランジスタである。
この第４図、第５図以外にも多くのIT発生回
路があるが、いずれもその原理は同一である。
路があるが、いずれもその原理は同一である。
次に本発明の動作について第２図を用いて説明
する。電源が投入され、定電流源ITからITなる
電流がトランジスタＱ８のベースからエミツタに
抜け、トランジスタＱ２のベースに供給されエミ
ツタを通り、トランジスタＱ５のベースからエミ
ツタに抜け、トランジスタＱ３とＱ４の各ベース
に電流が供給され、トランジスタＱ３のエミツタ
から抵抗Ｒ２を通つて、またはトランジスタＱ４
のエミツタを通つて、それぞれ接地端子GNDに
到達し、回路が動作を開始する。すると、トラン
ジスタＱ２とＱ６，Ｑ８，Ｑ７さらにＱ１を介し
て負帰還がかかり、結果としてトランジスタＱ２
のコレクタ電流は次式で安定状態となる。
する。電源が投入され、定電流源ITからITなる
電流がトランジスタＱ８のベースからエミツタに
抜け、トランジスタＱ２のベースに供給されエミ
ツタを通り、トランジスタＱ５のベースからエミ
ツタに抜け、トランジスタＱ３とＱ４の各ベース
に電流が供給され、トランジスタＱ３のエミツタ
から抵抗Ｒ２を通つて、またはトランジスタＱ４
のエミツタを通つて、それぞれ接地端子GNDに
到達し、回路が動作を開始する。すると、トラン
ジスタＱ２とＱ６，Ｑ８，Ｑ７さらにＱ１を介し
て負帰還がかかり、結果としてトランジスタＱ２
のコレクタ電流は次式で安定状態となる。
Ic（Q2）＝VBE（Q1）／R1 ……(5)
ここでIc（Ｑ２）はトランジスタＱ２のコレク
タ電流を、VBE（Ｑ１）はトランジスタＱ１のベ
ース・エミツタ間電圧を、Ｒ１は抵抗Ｒ１の抵抗
値を示す。
タ電流を、VBE（Ｑ１）はトランジスタＱ１のベ
ース・エミツタ間電圧を、Ｒ１は抵抗Ｒ１の抵抗
値を示す。
また、この時、トランジスタＱ１のコレクタ電
流Ic（Ｑ１）は、トランジスタＱ６，Ｑ７，Ｑ８
で構成されるカレントミラー回路によつて一定の
利得で増幅された前記絶対温度に比例した電流を
発生する定電流源ITからの電流をIT前記カレン
トミラー回路のトランジスタＱ６とＱ７のベー
ス・エミツタ接合面積比をｎとした場合、nITと
して流れるから、次式で表わすことができる。
流Ic（Ｑ１）は、トランジスタＱ６，Ｑ７，Ｑ８
で構成されるカレントミラー回路によつて一定の
利得で増幅された前記絶対温度に比例した電流を
発生する定電流源ITからの電流をIT前記カレン
トミラー回路のトランジスタＱ６とＱ７のベー
ス・エミツタ接合面積比をｎとした場合、nITと
して流れるから、次式で表わすことができる。
Ic（Q1）＝ｎ・IT ……(6)
ここでITは、絶対温度に比例した電流を発生
する定電流源からの電流値を表わし、この定電流
源は相対する２つのトランジスタのベース・エミ
ツタ間の電位差を抵抗の両端に印加させるように
して作り出した絶対温度に比例した電流を発生す
る定電流源であるから、次式でその電流値を表わ
すことができる。
する定電流源からの電流値を表わし、この定電流
源は相対する２つのトランジスタのベース・エミ
ツタ間の電位差を抵抗の両端に印加させるように
して作り出した絶対温度に比例した電流を発生す
る定電流源であるから、次式でその電流値を表わ
すことができる。
IT＝ΔVBE／Ｒ ……(7)
ここでΔVBEは相対する２つのトランジスタ
のベース・エミツタ間の電位差を、Ｒは抵抗で、
一般に半導体集積回路に使用する拡散抵抗などで
製造し、これと同一構造で前記抵抗Ｒ１やＲ２も
製造する。このように、半導体集積回路で製造し
た同一構造の抵抗は抵抗値の比と温度係数を一般
には±１％以内に抑えて製造することができる。
のベース・エミツタ間の電位差を、Ｒは抵抗で、
一般に半導体集積回路に使用する拡散抵抗などで
製造し、これと同一構造で前記抵抗Ｒ１やＲ２も
製造する。このように、半導体集積回路で製造し
た同一構造の抵抗は抵抗値の比と温度係数を一般
には±１％以内に抑えて製造することができる。
従つてトランジスタＱ３のコレクタ電流Ic（Ｑ
３）は(5)、(6)、(7)より次式で表わせる。
３）は(5)、(6)、(7)より次式で表わせる。
Ic（Q3）＝Ic（Q1）＋Ic（Q2） ……(8)
Ic（Q3）＝ｎ・ΔVBE／Ｒ＋VBE（Q1）／R1 ……(9)
次にこの電流Ic（Ｑ３）は、抵抗Ｒ２で電圧に
変換され、その値は次式で表わすことができる。
変換され、その値は次式で表わすことができる。
VR2＝R2・Ic（Q3） ……(10)
VR2＝R2（ｎ・ΔVBE／Ｒ＋VBE（Q1）／R1） ……(11)
ここでVR２は抵抗Ｒ２での電圧降下を、Ｒ２
は抵抗Ｒ２の抵抗値を示す。
は抵抗Ｒ２の抵抗値を示す。
次に(11)式を変形して次のように書ける。
VR2＝ｎ・R2／Ｒ・ΔVBE＋R2／R1・VBE
（Q1） ……(12)
ここでΔVBEについては次式で表わせる。
ΔVBE＝kT／ｑlnJ1／J2 ……（13）
ここでｑは電子の電荷を、ｋはボルツマン定数
を、Ｔは絶対温度を、Ｊ１とＪ２は前記の相対す
る２つのトランジスタの電流密度を示している。
を、Ｔは絶対温度を、Ｊ１とＪ２は前記の相対す
る２つのトランジスタの電流密度を示している。
また、VBE（Ｑ１）については次式で表わせ
る。
る。
VBE（Q1）＝Vgp（１−Ｔ／Tp）＋VBEO（Ｔ／Tp）
……（14）
ここでVgpは絶対温度Ｔ＝0゜Kにおける半導体
材料によつて決まるエネルギー・バンド・ギヤツ
プの外挿電圧を示し、ここでVgpは絶対温度Ｔ＝
0゜Kにおけるバイポーラトランジスタのベース・
エミツタ間電圧を示し、Tpは絶対温度−273℃を
示し、またVBEOも、同条件時のベース・エミ
ツタ間電圧を示している。
材料によつて決まるエネルギー・バンド・ギヤツ
プの外挿電圧を示し、ここでVgpは絶対温度Ｔ＝
0゜Kにおけるバイポーラトランジスタのベース・
エミツタ間電圧を示し、Tpは絶対温度−273℃を
示し、またVBEOも、同条件時のベース・エミ
ツタ間電圧を示している。
そこで(12)式に（13）式と（14）式を代入する
と、 VR2＝ｎ・R2／Ｒ・kT／ｑlnJ1／J2＋R2／R
1｛Vgp（１−Ｔ／Tp）＋VBEO（Ｔ／Tp）｝……（15） となり、温度係数を求めるため、（15）式を絶対
温度Ｔで微分すると次にようになる。
と、 VR2＝ｎ・R2／Ｒ・kT／ｑlnJ1／J2＋R2／R
1｛Vgp（１−Ｔ／Tp）＋VBEO（Ｔ／Tp）｝……（15） となり、温度係数を求めるため、（15）式を絶対
温度Ｔで微分すると次にようになる。
∂VR2／∂T＝ｎ・R2／Ｒ・ｋ／ｑ・lnJ1／J2
＋R2／R1（−Vgp／Tp＋VBEO／Tp）……（16） そこで温度係数を０とするため、右辺＝０とす
ると、次の条件が導出できる。
＋R2／R1（−Vgp／Tp＋VBEO／Tp）……（16） そこで温度係数を０とするため、右辺＝０とす
ると、次の条件が導出できる。
Vgp＝ｎ・Ｒ／R1・kTp／ｑlnJ1／J2＋VBEO ……（17）
これはTp＝Ｔとすれば（17）式は次のように
なる。
なる。
Vg＝ｎ・Ｒ／R1・kT／ｑlnJ1／J2＋VBE（Q1）
……（18）
そこでｎ・Ｒ／R1・kT／ｑlnJ1／J2＝VTとすれば、
Vg＝VT＋VBE（Q1） ……（19）
となり、半導体材料にシリコンを選べばVg＝
1.24〔Ｖ〕なので、（19）式からトランジスタＱ３
のコレクタ電流Ic（Ｑ３）を、VTとVBE（Ｑ１）
の比にすれば良いから次式が成立する。
1.24〔Ｖ〕なので、（19）式からトランジスタＱ３
のコレクタ電流Ic（Ｑ３）を、VTとVBE（Ｑ１）
の比にすれば良いから次式が成立する。
Ic（Q3）＝Ｋ・VBE（Q1）／Vg−VBE（Q1） ……（20）
（Ｋは定数）
即ち
Ic（Q3）＝Ｋ・Ic（Q2）／Ic（Q1）……（21
） となる。ここでIc（Ｑ２）はトランジスタＱ２の
コレクタ電流を、Ic（Ｑ１）はトランジスタＱ１
のコレクタ電流を示す。つまり次式のようにIc
（Ｑ２）とIc（Ｑ１）を設定すれば、出力電流Ic
（Ｑ４）は、温度に無関係な一定の電流として取
り出すことができる。
） となる。ここでIc（Ｑ２）はトランジスタＱ２の
コレクタ電流を、Ic（Ｑ１）はトランジスタＱ１
のコレクタ電流を示す。つまり次式のようにIc
（Ｑ２）とIc（Ｑ１）を設定すれば、出力電流Ic
（Ｑ４）は、温度に無関係な一定の電流として取
り出すことができる。
VBE（Q1）／Vg−VBE（Q1）＝Ic（Q2）／Ic（Q1）…
…（22） 要するに、第２図のITは抵抗の温度係数を含
んだ絶対温度に比例する電流とし、この電流は、
トランジスタＱ１からＱ８の直流電流増幅率hFE
が大きいと仮定すると、トランジスタＱ６のコレ
クタ電流として供給される。ここでトランジスタ
Ｑ６，Ｑ７，Ｑ８によりカレントミラー回路が構
成されているから、トランジスタＱ６とＱ７のベ
ース・エミツタ接合面積の比の分だけ増幅され、
トランジスタＱ１のコレクタ電流として流れる。
一方、トランジスタＱ１，Ｑ２と抵抗Ｒ１によつ
て負帰還がかかり、トランジスタＱ１のベース・
エミツタ間電圧を抵抗Ｒ１で割算した値で、トラ
ンジスタＱ２のコレクタ電流が決定され、もちろ
ん、抵抗Ｒ１の温度係数を含む形でトランジスタ
Ｑ１のベース・エミツタ間電圧の温度係数をもつ
て抵抗Ｒ１を介して流れる。
…（22） 要するに、第２図のITは抵抗の温度係数を含
んだ絶対温度に比例する電流とし、この電流は、
トランジスタＱ１からＱ８の直流電流増幅率hFE
が大きいと仮定すると、トランジスタＱ６のコレ
クタ電流として供給される。ここでトランジスタ
Ｑ６，Ｑ７，Ｑ８によりカレントミラー回路が構
成されているから、トランジスタＱ６とＱ７のベ
ース・エミツタ接合面積の比の分だけ増幅され、
トランジスタＱ１のコレクタ電流として流れる。
一方、トランジスタＱ１，Ｑ２と抵抗Ｒ１によつ
て負帰還がかかり、トランジスタＱ１のベース・
エミツタ間電圧を抵抗Ｒ１で割算した値で、トラ
ンジスタＱ２のコレクタ電流が決定され、もちろ
ん、抵抗Ｒ１の温度係数を含む形でトランジスタ
Ｑ１のベース・エミツタ間電圧の温度係数をもつ
て抵抗Ｒ１を介して流れる。
このようにして絶対温度に比例した電流は、ト
ランジスタＱ１のコレクタ電流として流れ、また
トランジスタＱ１のベース・エミツタ間電圧、即
ち負の温度係数をもつ電圧を抵抗Ｒ１で割算した
電流が抵抗Ｒ１を介して流れ、上記２つの種類の
電流は、トランジスタＱ３のコレクタに供給さ
れ、ここで合成されて、トランジスタＱ３のコレ
クタ電流として流れ、抵抗Ｒ２で電流から電圧に
変換される。この抵抗Ｒ２での電圧降下は、すべ
ての抵抗の温度係数を打ち消すと同時に、前記
（22）式の条件に設定しておけば、周囲温度変化
に無関係な一定の電圧として得られる。
ランジスタＱ１のコレクタ電流として流れ、また
トランジスタＱ１のベース・エミツタ間電圧、即
ち負の温度係数をもつ電圧を抵抗Ｒ１で割算した
電流が抵抗Ｒ１を介して流れ、上記２つの種類の
電流は、トランジスタＱ３のコレクタに供給さ
れ、ここで合成されて、トランジスタＱ３のコレ
クタ電流として流れ、抵抗Ｒ２で電流から電圧に
変換される。この抵抗Ｒ２での電圧降下は、すべ
ての抵抗の温度係数を打ち消すと同時に、前記
（22）式の条件に設定しておけば、周囲温度変化
に無関係な一定の電圧として得られる。
ここでトランジスタＱ３とＱ４のベースは相互
に接続されたカレントミラー回路を構成している
ので、トランジスタＱ４のコレクタ電流は周囲の
温度変化に無関係な一定の電流として得られるわ
けである。
に接続されたカレントミラー回路を構成している
ので、トランジスタＱ４のコレクタ電流は周囲の
温度変化に無関係な一定の電流として得られるわ
けである。
また前記（22）式の関係を意識的にずらして、
故意に正または負の温度係数を持たせることも可
能である。
故意に正または負の温度係数を持たせることも可
能である。
このように本実施例では、出力電流の温度への
依存性をコントロールできるばかりでなく、従来
の定電流ドライブ回路より、少ない電流値の定電
流源から、大きな出力電流を得ることができる。
依存性をコントロールできるばかりでなく、従来
の定電流ドライブ回路より、少ない電流値の定電
流源から、大きな出力電流を得ることができる。
なお、前記実施例に、該定電流ドライブ回路を
“ON”、“OFF”するための制御入力を付加した
本発明の他の実施例を第３図に示した。ここで
CONTは制御入力端子、Ｒ３はカレントミラー
回路の安定化のために挿入したインピーダンス低
下用抵抗である。また、本件と同日出願（特願和
58−206541号）にかかる定電流ドライブ回路があ
り、これを第６図に示す。本発明とこの第６図の
ものとは動作電源電圧範囲は同一であるが、第６
図のものに比べ本発明の方が電流増幅度を大きく
できる。
“ON”、“OFF”するための制御入力を付加した
本発明の他の実施例を第３図に示した。ここで
CONTは制御入力端子、Ｒ３はカレントミラー
回路の安定化のために挿入したインピーダンス低
下用抵抗である。また、本件と同日出願（特願和
58−206541号）にかかる定電流ドライブ回路があ
り、これを第６図に示す。本発明とこの第６図の
ものとは動作電源電圧範囲は同一であるが、第６
図のものに比べ本発明の方が電流増幅度を大きく
できる。
これは、トランジスタを全て同一のサイズとす
ると、第６図の場合、トランジスタＱ１に流れる
電流はhFE（直流電流増幅率）を∞（無限大）とし
てITであるのに対し、本発明の場合、トランジ
スタＱ６とＱ７のコレクタ電流分が加算されて、
トランジスタＱ１に流れる電流は、hFEを∞とし
て２・ITになるからである。
ると、第６図の場合、トランジスタＱ１に流れる
電流はhFE（直流電流増幅率）を∞（無限大）とし
てITであるのに対し、本発明の場合、トランジ
スタＱ６とＱ７のコレクタ電流分が加算されて、
トランジスタＱ１に流れる電流は、hFEを∞とし
て２・ITになるからである。
実際には、トランジスタＱ６とＱ７のベース・
エミツタ間接合面積比をとることで、上記２・
ITよりはるかに大きなITの電流を作り出すこと
ができる。
エミツタ間接合面積比をとることで、上記２・
ITよりはるかに大きなITの電流を作り出すこと
ができる。
以上のように、この発明によれば、定電流源
を、相対する２つのトランジスタのベース・エミ
ツタ間の電位差が抵抗の両端に印加されるように
して作り出した絶対温度に比例した電流を源とし
て構成された絶対温度に比例した電流を発生する
定電流源とし、さらにトランジスタのベース・エ
ミツタ間電圧に依存した電流を作り、上記２つの
電流をカレントミラー回路のトランジスタ及びそ
のエミツタに接続した抵抗に流し、上記相対する
２つのトランジスタのベース・エミツタ間の電位
差の正の温度係数と上記トランジスタのベース・
エミツタ間電圧の負の温度係数を相互に打ち消す
ようにし、かつ同時に上記定電流を作り出すとき
の抵抗の温度係数及び上記ベース・エミツタ間電
圧に依存する電流を作るときの抵抗の温度係数を
同時に打ち消すようにすることにより、出力電流
の温度への依存性をコントロールできるばかりで
なく、従来の定電流ドライブ回路より少ない電流
値の定電流源から、大きな出力電流が得られる効
果がある。
を、相対する２つのトランジスタのベース・エミ
ツタ間の電位差が抵抗の両端に印加されるように
して作り出した絶対温度に比例した電流を源とし
て構成された絶対温度に比例した電流を発生する
定電流源とし、さらにトランジスタのベース・エ
ミツタ間電圧に依存した電流を作り、上記２つの
電流をカレントミラー回路のトランジスタ及びそ
のエミツタに接続した抵抗に流し、上記相対する
２つのトランジスタのベース・エミツタ間の電位
差の正の温度係数と上記トランジスタのベース・
エミツタ間電圧の負の温度係数を相互に打ち消す
ようにし、かつ同時に上記定電流を作り出すとき
の抵抗の温度係数及び上記ベース・エミツタ間電
圧に依存する電流を作るときの抵抗の温度係数を
同時に打ち消すようにすることにより、出力電流
の温度への依存性をコントロールできるばかりで
なく、従来の定電流ドライブ回路より少ない電流
値の定電流源から、大きな出力電流が得られる効
果がある。
第１図は従来の定電流ドライブ回路を示す回路
図、第２図はこの発明の一実施例による定電流ド
ライブ回路を示す回路図、第３図はこの発明の他
の実施例による定電流ドライブ回路を示す回路
図、第４図および第５図は本発明において用いる
定電流回路の一例の回路構成を示す図、第６図は
本発明と同日に出願された、本件出願人の開発に
なる定電流ドライブ回路を示す図である。 IT……定電流源、Ｑ１〜Ｑ８……第１ないし
第８のトランジスタ、Ｒ１，Ｒ２……第１、第２
の抵抗、Vcc……電源端子、GND……接地端子、
OUTPUT……出力端子。なお図中同一符号は同
一又は相当部分を示す。
図、第２図はこの発明の一実施例による定電流ド
ライブ回路を示す回路図、第３図はこの発明の他
の実施例による定電流ドライブ回路を示す回路
図、第４図および第５図は本発明において用いる
定電流回路の一例の回路構成を示す図、第６図は
本発明と同日に出願された、本件出願人の開発に
なる定電流ドライブ回路を示す図である。 IT……定電流源、Ｑ１〜Ｑ８……第１ないし
第８のトランジスタ、Ｒ１，Ｒ２……第１、第２
の抵抗、Vcc……電源端子、GND……接地端子、
OUTPUT……出力端子。なお図中同一符号は同
一又は相当部分を示す。
Claims (1)
- １ 相対する２つのトランジスタのベース・エミ
ツタ間の電位差が抵抗の両端に印加されるように
して作り出した絶対温度に比例した電流を源とし
て構成された絶対温度に比例した電流を発生する
定電流源と、第１ないし第８の導電型を同一にす
るトランジスタと、前記抵抗と同一構造を有する
第１と第２の抵抗とによつて構成され、第１トラ
ンジスタのベースと第２トランジスタのエミツタ
と第５トランジスタのベースと第１抵抗の一方の
端子を相互接続し、第１抵抗の他端と第１トラン
ジスタのエミツタと第３トランジスタのコレクタ
を相互接続し、第３トランジスタのベースと第４
トランジスタのベースと第５トランジスタのエミ
ツタを相互接続し、第３トランジスタのエミツタ
と第２抵抗の一方の端子を接続し、第２抵抗の他
端と第４トランジスタのエミツタを接続してこの
接続点を接地端子とし、第４トランジスタのコレ
クタを出力端子とし、第５トランジスタのコレク
タと第２トランジスタのコレクタと第７トランジ
スタのコレクタと第８トランジスタのコレクタと
前記定電流源の一方の端子とを相互接続してこの
接続点を電源端子とし、第６トランジスタのエミ
ツタと第７トランジスタのエミツタと第１トラン
ジスタのコレクタを相互接続し、第６トランジス
タのベースと第７トランジスタのベースと第２ト
ランジスタのベースと第８トランジスタのエミツ
タを相互接続し、第６トランジスタのコレクタと
第８トランジスタのベースと前記定電流源の他方
の端子とを相互接続して構成され、前記電源端子
と前記接地端子との間に電源を接続し、前記出力
端子と前記電源端子との間に負荷を接続するか、
前記出力端子と別電源との間に負荷を接続して、
負荷に流れる電流を所望の温度特性を持つ電流値
に設定したことを特徴とする定電流ドライブ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58206540A JPS6097706A (ja) | 1983-11-01 | 1983-11-01 | 定電流ドライブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58206540A JPS6097706A (ja) | 1983-11-01 | 1983-11-01 | 定電流ドライブ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6097706A JPS6097706A (ja) | 1985-05-31 |
| JPH0153929B2 true JPH0153929B2 (ja) | 1989-11-16 |
Family
ID=16525062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58206540A Granted JPS6097706A (ja) | 1983-11-01 | 1983-11-01 | 定電流ドライブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6097706A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4332570B2 (ja) | 2006-09-29 | 2009-09-16 | シャープ株式会社 | バイアス回路および電力増幅器 |
-
1983
- 1983-11-01 JP JP58206540A patent/JPS6097706A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6097706A (ja) | 1985-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2393867A (en) | An overtemperature detector for integrated circuits, using current comparison | |
| JPH0561558A (ja) | 基準電圧発生回路 | |
| JPS6014512A (ja) | 低電圧ｉｃ電流源 | |
| JPH08321732A (ja) | カレントミラー回路および基準電流回路 | |
| JPH04250509A (ja) | 電源独立型電流源を使用するバンドギャップ電圧基準回路およびその方法 | |
| US5334929A (en) | Circuit for providing a current proportional to absolute temperature | |
| JPS6222283B2 (ja) | ||
| US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
| JPS635923B2 (ja) | ||
| JP4689126B2 (ja) | 電子回路 | |
| JP2869664B2 (ja) | 電流増幅器 | |
| JPS6269308A (ja) | 基準電圧発生回路装置 | |
| US4187472A (en) | Amplifier employing matched transistors to provide linear current feedback | |
| JPH0153929B2 (ja) | ||
| JPS647684B2 (ja) | ||
| JPH0153930B2 (ja) | ||
| JPS6154286B2 (ja) | ||
| JPH0480406B2 (ja) | ||
| JPS6258009B2 (ja) | ||
| JPH09146648A (ja) | 基準電圧発生回路 | |
| JP2550241B2 (ja) | フローティング電源回路 | |
| JPH0828627B2 (ja) | 増幅回路 | |
| KR900008361B1 (ko) | 이득제어 수단을 구비한 전류 미러형 증폭회로 | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JPH0347010B2 (ja) |