JPS61101079A - 制御および選択ゲートの上に浮動ゲートを重合した併合型不揮発性メモリセル - Google Patents
制御および選択ゲートの上に浮動ゲートを重合した併合型不揮発性メモリセルInfo
- Publication number
- JPS61101079A JPS61101079A JP60234660A JP23466085A JPS61101079A JP S61101079 A JPS61101079 A JP S61101079A JP 60234660 A JP60234660 A JP 60234660A JP 23466085 A JP23466085 A JP 23466085A JP S61101079 A JPS61101079 A JP S61101079A
- Authority
- JP
- Japan
- Prior art keywords
- gates
- control
- memory cell
- oxide
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/68—Floating-gate IGFETs
- H10D30/681—Floating-gate IGFETs having only two programming levels
- H10D30/683—Floating-gate IGFETs having only two programming levels programmed by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、制御および選択ゲートの上に浮動ゲートを重
合した併合型不揮発性メモリセルに係る。
合した併合型不揮発性メモリセルに係る。
併合型セルは浮動ゲート不揮発性メモリセルになること
が知られており、このセルでは制御ゲートと選択ゲート
が単一片として形成されており、その制御部分は、ドー
プしたドレーンおよびソース領域と介在チャネル領域を
有する単結晶質珪素基板上に重合された浮動ゲート上に
重合される一方、選択部分は該珪素基板のソース領域上
に重合されている。珪素酸化物は誘電機能を果している
。
が知られており、このセルでは制御ゲートと選択ゲート
が単一片として形成されており、その制御部分は、ドー
プしたドレーンおよびソース領域と介在チャネル領域を
有する単結晶質珪素基板上に重合された浮動ゲート上に
重合される一方、選択部分は該珪素基板のソース領域上
に重合されている。珪素酸化物は誘電機能を果している
。
併合型セルは普通全て浮動ゲートメモリセルの形をとる
ため、浮動ゲートにおいて正負両方で高い電荷保存力を
有するようにすることが重要である。浮動ゲートと制御
ゲートとの間にある誘電体を通じての電荷損失に関して
最も決定的な状態が生じるのは、セルが非導電状態にあ
る時、すなわち負に荷電された制御ゲートを正に分極し
た場合である。この状態では蓄積された負の電荷と制御
ゲートの正の分極とによって、誘電体に生じる2つの電
界が同一符号となり、加え合わされる。しかし、セルが
導電状態にあって浮動ゲートが正に荷電された読取り状
態にある場合は、2つの電界が反対符号となり、その結
果与えられる電解はより低いものとなる。
ため、浮動ゲートにおいて正負両方で高い電荷保存力を
有するようにすることが重要である。浮動ゲートと制御
ゲートとの間にある誘電体を通じての電荷損失に関して
最も決定的な状態が生じるのは、セルが非導電状態にあ
る時、すなわち負に荷電された制御ゲートを正に分極し
た場合である。この状態では蓄積された負の電荷と制御
ゲートの正の分極とによって、誘電体に生じる2つの電
界が同一符号となり、加え合わされる。しかし、セルが
導電状態にあって浮動ゲートが正に荷電された読取り状
態にある場合は、2つの電界が反対符号となり、その結
果与えられる電解はより低いものとなる。
本発明によると、浮動ゲートを制御および選択ゲートの
上に重合していることを特徴とする変形併合型セルによ
って、上記のような目的を達成できることが判明した。
上に重合していることを特徴とする変形併合型セルによ
って、上記のような目的を達成できることが判明した。
つまり、本発明による併合型セルは、従来の併合型セル
に比べてゲートの配列を反対にしたものである。
に比べてゲートの配列を反対にしたものである。
このことによって、2つのゲート間にある酸化物のもつ
固有特性、すなわち上側ゲートが下のものに関して負に
分極されている時は導電性が悪くなり、その逆の状態で
は良くなるという特性を利用できるようになっている。
固有特性、すなわち上側ゲートが下のものに関して負に
分極されている時は導電性が悪くなり、その逆の状態で
は良くなるという特性を利用できるようになっている。
本発明セルにおいては、浮動ゲートが上にあるため、誘
電伝導特性の不斉が利用されることは明白である。すな
わち、電界のモジュラス値が高い状態では誘電体の導電
性が最低の方に向かうのに対し、従来のセルではこの逆
となる。
電伝導特性の不斉が利用されることは明白である。すな
わち、電界のモジュラス値が高い状態では誘電体の導電
性が最低の方に向かうのに対し、従来のセルではこの逆
となる。
本発明の好適な実施例により、2つのゲート間に置いた
誘導体を酸化物だけではなく、窒化珪素を重合したもの
とすると、効果がさらに強まる。このような結合を行う
ことによって、両方の導電方向で動作の多様性を増すこ
とが、試験により証明されている。
誘導体を酸化物だけではなく、窒化珪素を重合したもの
とすると、効果がさらに強まる。このような結合を行う
ことによって、両方の導電方向で動作の多様性を増すこ
とが、試験により証明されている。
以上の全部を合わせた結果、機能効率を一定とした場合
では、誘電体をより薄くでき、従って全体として小型の
セルを作ることが可能となる。
では、誘電体をより薄くでき、従って全体として小型の
セルを作ることが可能となる。
添付図面を参照することにより、本発明の理解がし易く
なろう。
なろう。
第1図を参照すると、ドープドレーン領域2とドープソ
ース領域3と、その間に介在するチャネル領域4とを設
けた単結晶質珪素基板1を有する併合型セルが示されて
いる。
ース領域3と、その間に介在するチャネル領域4とを設
けた単結晶質珪素基板1を有する併合型セルが示されて
いる。
多結晶質珪素の浮動ゲート5は、部分6の小部分7をド
レーン領域2の近くにおき、別の部分8をソース領域3
に隣り合っている制御および選択ゲート9の上に重ねる
ようにして基板1の上に重合される。
レーン領域2の近くにおき、別の部分8をソース領域3
に隣り合っている制御および選択ゲート9の上に重ねる
ようにして基板1の上に重合される。
珪素酸化物10が2つのゲート5.9を取囲んで、浮動
ゲートの小部分7の下に薄い酸化物領域11を形成する
一方、2つ重合したゲート間には誘電層12を形成して
いる。
ゲートの小部分7の下に薄い酸化物領域11を形成する
一方、2つ重合したゲート間には誘電層12を形成して
いる。
酸化物のもつ固有特性が、浮動ゲートの分極状態によっ
てセルの動作を変えさせる。浮動ゲートの方に制御ゲー
トより大きな正電位がある場合、酸化物は名目電界の比
較的低い導体となる。しかしこれは、高電界を発生する
のが難かしい状態である。これと逆に、浮動ゲートの方
に制御ゲートより大きな負の電位がある場合は、酸化物
が高電解でのみ導体となる。こうして誘電セルを薄クシ
たセルの設計が可能となる。つまりこれらのセルは、浮
動ゲートに電子で荷電した時の電界よりも高い電界に、
電荷損失を生じることなく耐えるためである。
てセルの動作を変えさせる。浮動ゲートの方に制御ゲー
トより大きな正電位がある場合、酸化物は名目電界の比
較的低い導体となる。しかしこれは、高電界を発生する
のが難かしい状態である。これと逆に、浮動ゲートの方
に制御ゲートより大きな負の電位がある場合は、酸化物
が高電解でのみ導体となる。こうして誘電セルを薄クシ
たセルの設計が可能となる。つまりこれらのセルは、浮
動ゲートに電子で荷電した時の電界よりも高い電界に、
電荷損失を生じることなく耐えるためである。
電圧Vを横座標に、電流Iを縦座標にとった第2図の曲
線AとBがその2つの状態を示している。
線AとBがその2つの状態を示している。
誘電体12を単に酸化物のみで構成するのではなく、第
3図に示すような酸化物と窒化物のサンドインチ構造と
すれば、上記の動作かがさらに増強される。第3図中、
酸化物は12′、窒化物は12“で示されている。
3図に示すような酸化物と窒化物のサンドインチ構造と
すれば、上記の動作かがさらに増強される。第3図中、
酸化物は12′、窒化物は12“で示されている。
このセル製造方法によると、単結晶質珪素と第1層めの
多結晶質珪素との間に厚い酸化物を成長させると共に、
単結晶質珪素と第2Nめの多結晶質珪素との間に比較的
薄い誘電体、すなわち酸化物または酸化物と窒化物を成
長させることが可能である。
多結晶質珪素との間に厚い酸化物を成長させると共に、
単結晶質珪素と第2Nめの多結晶質珪素との間に比較的
薄い誘電体、すなわち酸化物または酸化物と窒化物を成
長させることが可能である。
高電圧回路を厚(することによって放電開始電圧を高く
すると共に、薄い酸化物または酸化物と窒素のサンドイ
ンチ構造で低電圧回路を形成することにより、回路をよ
り高速化できるように、厚さの異なる2つの誘電体を用
いた有用性については、当業者にとって直ちに明白とな
ろう。
すると共に、薄い酸化物または酸化物と窒素のサンドイ
ンチ構造で低電圧回路を形成することにより、回路をよ
り高速化できるように、厚さの異なる2つの誘電体を用
いた有用性については、当業者にとって直ちに明白とな
ろう。
第1図は、本発明による併合型セルの構造的配置を示す
。 第2図は、第1図のセルの動作方法を表すグラフである
。 第3図は、第1図のセルの2ゲ一ト間におく誘電体とし
て用いることのできる、酸化物と窒化物の結合体を示す
。 1・・・珪素基板、2・・・ドープドレーン領域、3・
・・ドープソース領域、4・・・チャネル領域、5・・
・浮動ゲート、9・・・制御および選択ゲート。
。 第2図は、第1図のセルの動作方法を表すグラフである
。 第3図は、第1図のセルの2ゲ一ト間におく誘電体とし
て用いることのできる、酸化物と窒化物の結合体を示す
。 1・・・珪素基板、2・・・ドープドレーン領域、3・
・・ドープソース領域、4・・・チャネル領域、5・・
・浮動ゲート、9・・・制御および選択ゲート。
Claims (1)
- 【特許請求の範囲】 1、ドープしたドレーン領域およびソース領域を有する
珪素基板と、浮動ゲートと、単一片とした制御および選
択ゲートと、前記ゲート間にはさまれた誘電体とを含ん
で成る併合型不揮発性メモリセルであって、前記浮動ゲ
ートが前記制御および選択ゲート上に重合されているこ
とを特徴とするメモリセル。 2、前記誘電体が、酸化珪素で成ることを特徴とする、
特許請求の範囲第1項に記載のメモリセル。 3、前記誘電体が、珪素酸化物と前記酸化物の上に重合
した珪素窒化物とで成ることを特徴とする、特許請求の
範囲第1項に記載のメモリセル。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT8423282A IT1213229B (it) | 1984-10-23 | 1984-10-23 | Cella di memoria non volatile di tipo merged con gate flottante sovrapposta alla gate di controllo e selezione. |
| IT23282A/84 | 1984-10-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61101079A true JPS61101079A (ja) | 1986-05-19 |
Family
ID=11205624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60234660A Pending JPS61101079A (ja) | 1984-10-23 | 1985-10-22 | 制御および選択ゲートの上に浮動ゲートを重合した併合型不揮発性メモリセル |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPS61101079A (ja) |
| DE (1) | DE3537037A1 (ja) |
| FR (1) | FR2572211B1 (ja) |
| GB (1) | GB2165991A (ja) |
| IT (1) | IT1213229B (ja) |
| NL (1) | NL8502732A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5057886A (en) * | 1988-12-21 | 1991-10-15 | Texas Instruments Incorporated | Non-volatile memory with improved coupling between gates |
| DE4020007C2 (de) * | 1989-06-22 | 1994-09-29 | Nippon Telegraph & Telephone | Nichtflüchtiger Speicher |
| TW480715B (en) * | 2001-03-06 | 2002-03-21 | Macronix Int Co Ltd | Nonvolatile memory structure capable of increasing gate coupling-coefficient |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5263684A (en) * | 1975-11-20 | 1977-05-26 | Toshiba Corp | Non-volatile semiconductor memory device |
| CA1119299A (en) * | 1979-02-05 | 1982-03-02 | Abd-El-Fattah A. Ibrahim | Inverse floating gate semiconductor devices |
| US4336603A (en) * | 1980-06-18 | 1982-06-22 | International Business Machines Corp. | Three terminal electrically erasable programmable read only memory |
| JPS5776878A (en) * | 1980-10-31 | 1982-05-14 | Fujitsu Ltd | Semiconductor memory device |
| GB2117177B (en) * | 1982-03-09 | 1985-11-27 | Rca Corp | An electrically alterable, nonvolatile floating gate memory device |
| GB2116367B (en) * | 1982-03-09 | 1985-10-02 | Rca Corp | An electrically alterable, nonvolatile floating gate memory device |
| DE3334296T1 (de) * | 1982-03-09 | 1984-05-03 | Rca Corp., New York, N.Y. | Schwebe-Gate-Speicher |
| JPS59105371A (ja) * | 1982-12-08 | 1984-06-18 | Hitachi Ltd | 不揮撥性半導体装置 |
-
1984
- 1984-10-23 IT IT8423282A patent/IT1213229B/it active
-
1985
- 1985-09-30 GB GB08524040A patent/GB2165991A/en not_active Withdrawn
- 1985-10-07 NL NL8502732A patent/NL8502732A/nl not_active Application Discontinuation
- 1985-10-17 DE DE19853537037 patent/DE3537037A1/de not_active Withdrawn
- 1985-10-22 JP JP60234660A patent/JPS61101079A/ja active Pending
- 1985-10-23 FR FR858515759A patent/FR2572211B1/fr not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3537037A1 (de) | 1986-04-24 |
| NL8502732A (nl) | 1986-05-16 |
| FR2572211B1 (fr) | 1991-09-13 |
| FR2572211A1 (fr) | 1986-04-25 |
| IT1213229B (it) | 1989-12-14 |
| GB8524040D0 (en) | 1985-11-06 |
| GB2165991A (en) | 1986-04-23 |
| IT8423282A0 (it) | 1984-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4017888A (en) | Non-volatile metal nitride oxide semiconductor device | |
| US3719866A (en) | Semiconductor memory device | |
| US5629541A (en) | Semiconductor memory device constituted by single transistor type non-volatile cells and facilitated for both electrical erasing and writing of data | |
| US4385308A (en) | Non-volatile semiconductor memory device | |
| US4288863A (en) | Programmable semiconductor memory cell | |
| US4717943A (en) | Charge storage structure for nonvolatile memories | |
| US5053842A (en) | Semiconductor nonvolatile memory | |
| US4084108A (en) | Integrated circuit device | |
| US6040995A (en) | Method of operating a storage cell arrangement | |
| EP0228761B1 (en) | Semiconductor non-volatile memory | |
| US5122847A (en) | Non-volatile semiconductor memory with CVD tunnel oxide | |
| JPS61101079A (ja) | 制御および選択ゲートの上に浮動ゲートを重合した併合型不揮発性メモリセル | |
| US5210436A (en) | Semiconductor device with input protection circuit of high withstand voltage | |
| EP0166208B1 (en) | Charge storage structure for nonvolatile memory | |
| US4063267A (en) | MNOS Memory device | |
| JPS59154071A (ja) | 半導体装置 | |
| JPS5931231B2 (ja) | 浮遊ゲ−ト形不揮発性半導体メモリ | |
| EP0259158A2 (en) | Semiconductor non-volatile random access memory | |
| JPS59229874A (ja) | 不揮発性メモリおよびその駆動方法 | |
| JPS63278275A (ja) | 半導体不揮発性メモリ | |
| JPS6197976A (ja) | 半導体集積回路装置 | |
| JPS6132478A (ja) | 不揮発性メモリ | |
| JPS59229872A (ja) | 不揮発性メモリおよびその駆動方法 | |
| RU1805498C (ru) | Запоминающее устройство | |
| JPS59229873A (ja) | 不揮発性メモリおよびその駆動方法 |