JPS6110233Y2 - - Google Patents

Description

【考案の詳細な説明】 この考案は計時カウンタ回路やメモリ回路など
が集積された時計用大規摸集積回路を有効的に活
用した電子式タイマ装置の改良に係り、停電発生
時の誤作動を防止したものである。

近時、FM放送やTV放送などではその番組の
大型化にともない１つの番組の放送時間が90分な
いし120分と１時間以上にわたる場合が多くなり
つつあり、１つの時計用大規摸集積回路を用いて
動作時間が最高59分に制約された従来装置では上
記番組全体を録音ないし録画させることは不可能
な現状である。

このため、考案者等はすでに２個の時計用大規
摸集積回路を用いて、第１の時計用大規摸集積回
路からの発生したタイマ作動信号をタイマ出力発
生用フリツプフロツプ回路の入力端子に印加する
と同時に、この信号で第２の大規摸集積回路のリ
セツトを解除させ、所定時間後の第２の時計用大
規摸集積回路からのタイマ作動信号を上記フリツ
プフロツプ回路のリセツト入力端子に印加させる
ことにより、タイマ作動時間を１時間以上の長時
間に設定でき、しかも実装化が容易なタイマ装置
を提案した。

而して、上記構成の装置においては、電源投入
時にフリツプフロツプ回路を必ずリセツト状態に
拘束させるため電源に微分回路を接続し、電源
ON時において電源電流が上記微分回路に流れる
ことによつて生起される上記微分回路からの出力
信号を上記フリツプフロツプ回路のリセツト入力
端子に印加するように構成してある。

ところで、一般にこの種装置における時計用大
規摸集積回路とフリツプフロツプ回路とはその動
作電圧が異なるため、停電発生時に両回路の動作
の時間的なタイミングにずれを生じるおそれがあ
る。つまり、タイマ作動中に停電が発生した場
合、上記集積回路のフリツプフロツプ回路に対す
るOFF指定がなくなるとともに微分回路のコン
デンサの充電電荷が放電しきらないうちに停電が
復旧した場合、上記フリツプフロツプ回路の出力
が出たままの誤作動状態を惹起する。

したがつて、この考案は設定時刻にタイマ作動
が開始されると同時にフリツプフロツプ回路の出
力で駆動されるスイツチング回路で上記微分回路
を短落させてこの微分回路のコンデンサの充電電
荷を放電させるように構成することにより、停電
発生時には必ずフリツプフロツプ回路からのタイ
マ出力をOFFさせて誤作動を防止することを目
的とする。

以下、この考案の実施例を図面にしたがつて説
明する。

第１図において、Ｅは交流電流、RECは整流
回路、LSI₁，LSI₂は図示されない計時カウンタ
回路やメモリ回路などを集積化した時計用大規模
集積回路で、設定時刻にタイマ作動信号を生起
し、所定時間（59分）計時後にタイマ停止信号を
生起するタイマ機能を有するものである。TDC
は上記集積回路LSI₁，LSI₂の各表示出力端子
X₁，X₂に表示切換回路GCを介して共通接続され
た時・分・秒単位の表示回路、FFCはタイマ出
力発生用のフリツプフロツプ回路で、このフリツ
プフロツプ回路FFCのセツト入力端子SEおよび
リセツト入力端子REには、上記集積回路LSI₁，
LSI₂の各タイマ・アウト端子TO₁，TO₂がそれぞ
れ電気的に接続されている。CLCは第２の集積
回路LSI₂を常時はリセツト状態に拘束し、第１
の集積回路LSI₁からタイマ作動信号を受けて上
記第２の集積回路LSI₂のリセツト状態を解除さ
せるリセツト解除回路で、たとえばスイツチング
トランジスタTR、抵抗R₁，R₂、ダイオードD₁〜
D₄などからなり、ダイオードD₁〜D₃の各カソー
ド極側が上記集積回路LSI₂の時刻セツト入力端
子Ｓ，Ｆ，SEC（ＳはSLOW送り、ＦはFasT送
り、SECは秒リセツト）にそれぞれ電気的に接
続され、またフリツプフロツプ回路FFCの出力
端子ＱがスイツチングトランジスタTR₁のベース
極に接続されている。上記LSI₁，LSI₂の各タイ
マ・オフ・イン端子TI₁，TI₂にはフリツプフロ
ツプ回路FFCの出力端子Ｑ，がそれぞれ電気
的に接続されている。RCはフリツプフロツプ回
路FFCの出力側に接続されてラジオなどの負荷
Ｌの電源（図示せず）を開閉させるリレー回路
で、リレーRX、このリレーRXに直列接続される
スイツチングトランジスタTR₂およびリレー接点
Xaからなる。INCは電源Ｅ側に接続された微分
回路で、電源Ｅの投入時にその出力で上記フリツ
プフロツプ回路FFCをリセツト状態に拘束させ
るものであり、抵抗R₃とコンデンサＣおよびフ
リツプフロツプ回路FFCに内蔵されているダイ
オードD₅から構成されている。SWCは上記微分
回路INCに接続されたスイツチング回路で、上記
リレーRxの他のリレー接点Xbと一方の電源線路
側に介挿された常閉接点Sa、他の電源線路に介
挿された常開接点Sbとからなり、上記フリツプ
フロツプ回路FFCの出力で上記微分回路INCを短
絡させるように設定されている。

つぎに上記構成の作動について説明する。

いま、現在時刻が１時00分、タイマ動作開始の
時刻を２時00分、タイマ動作終了の時刻を５時00
分とする。電源Ｅの投入後、まず外部からのスイ
ツチ操作で第１の集積回路LSI₁に２時00分を記
憶させ、第２の集積回路LSI₂に３時間（５−２
時間）を記憶させる。上記電源Ｅを投入した際に
は、リレー回路RCが動作していないから、スイ
ツチング回路SWCを構成するリレー接点Xbは常
閉接点Sa側にあり、整流回路RECからの電流が
微分回路INCに流れ、この微分回路INCで生起さ
れるパルス信号が上記フリツプフロツプ回路
FFCのリセツト入力端子REに印加されて上記フ
リツプフロツプ回路FFCは拘束状態に設定され
ている。

設定時刻２時00分になると、第１の集積回路
LSI₁のタイマ・アウト端子TO₁にタイマ作動信号
が生起され、この信号がフリツプフロツプ回路
FFCのセツト入力端子SEに印加され、これにと
もなつてフリツプフロツプ回路FFCの出力端子
Ｑからの出力信号がリセツト解除回路がCLCに
印加される。この時上記出力信号は第１の集積回
路LSI₁のタイマ・オフ・イン端子TI₁に入力され
るから、上記集積回路LSI₁における所定時間
（59分）の計時パルスP₁は一掃される。

一方、第２の集積回路LSI₂は設定時刻２時に
なるまでの間、リセツト解除回路CLCからの電
圧Lcが時刻セツト入力端子Ｓ，Ｆ，SECに印加
されてリセツト状態に拘束されている。ところ
が、上記第１の集積回路LSI₁からタイマ作動信
号が生起されると同時に、上述のフリツプフロツ
プ回路FFCからの出力信号でトランジスタTR₁が
導通状態となつて電圧Vcが時刻セツト入力端子
Ｓ，Ｆ，SECに印加されなくなるため、上記集
積回路LSI₂はリセツトが解除され、計時動作を
開始する。

５時00分になると、上記集積回路LSI₂のタイ
マ・アウト端子TO₂にタイマ作動信号が生起し、
この信号がフリツプフロツプ回路FFCのリセツ
ト入力端子REに印加される。この時上記フリツ
プフロツプ回路FFCの反転出力からの信号が
第２の集積回路LSI₂のタイマ・オフ・イン端子
TI₂に印加されるため、この集積回路LSI₂におけ
る所定時間（59分）の計時パルスP₂は一挿され
る。この結果上記フリツプフロツプ回路Ｑからの
タイマ出力信号を受けたリレー回路RCが動作し
てラジオなどの負荷Ｌの電源の開閉が行なわれ
る。つまり、各集積回路LSI₁，LSI₂の所定時間
（59分）の計時動作に関係なくフリツプフロツプ
回路FFCの出力が制御されるため、１時間以上
の長時間のわたつてタイマ動作が行なえる。

ところで、設定時刻２時00分になつてタイマ作
動が開始された後に停電や電源電圧の大きな変動
が起きた場合、フリツプフロツプ回路FFCの出
力は必ず停止される。つまりタイマ作動が開始さ
れると同時にフリツプフロツプ回路FFCの出力
端子Ｑからの出力信号でトランジスタTR₂がON
してリレーRXが作動するため、スイツチング回
路SWCの接点Xbが常開接点Sb側に移行して微分
回路INCを短絡させ、この微分回路INCの短絡で
それまでに充電されていたコンデンサＣの蓄積電
荷が銀線で示す電源電流icとなつて放電される。
この状態で停電が発生すると、リレーRXへの通
電が断たれるから、スイツチング回路SWCのリ
レー接点Xbは常閉接点Sa側に復帰される。上記
停電が復旧すると、電源Ｅ側からの整流出力が微
分回路INCのコンデンサＣに充電電流として流れ
るから、この微分回路INCからのパルス信号でフ
リツプフロツプ回路FFCがリセツト状態に拘束
され、上記フリツプフロツプ回路FFCの出力が
停止される。

なお上記実施例におけるスイツチング回路
SWCはリレー回路RCのリレー接点Xbなどの有接
点の開閉手段で構成したものであるが、第２図に
示すように無接点の開閉手段たとえばスイツチン
グトランジスタTR₂の低電位側に接続された発光
ダイオードLEDとこの発光ダイオードLEDから
の光で微分回路INCを短絡させるフオトトランジ
スタPTRとで構成してもよい。この場合上記実
施例と同様の効果を奏するほか、接点不良などの
おそれがなく短時間の停電でも即応性が良く信頼
性が高められる。

以上のように、この考案ではフリツプフロツプ
回路の出力で微分回路を短絡させるスイツチング
回路を上記微分回路に接続させる簡単な構成によ
り、停電などによる電源電圧の変動が起きた場合
の誤動作を確実に防止できる電子式タイマ装置を
提供することができる。

【図面の簡単な説明】

第１図はこの考案に係る電子式タイマ装置の一
例を示す電気回路図、第２図は同装置の要部の変
形例を示す電気回路図である。 LSI₁，LSI₂……時計用大規摸集積回路、FFC
……フリツプフロツプ回路、INC……微分回路、
RC……リレー回路、SWC……スイツチング回
路、Ｅ……交流電源。

Claims (1)

【実用新案登録請求の範囲】
1. 設定時刻にタイマ作動信号を発生し、所定時間
   計数後にタイマ作動停止信号を発生する第１の時
   計用大規摸集積回路LSI₁と、第１の時計用集積
   回路LSI₁と同機能を有し、この集積回路LSI₁か
   らのタイマ作動信号でリセツトが解除される第２
   の時計用大規摸集積回路LSI₂と、上記第１の集
   積回路LSI₁からのタイマ作動信号でセツトさ
   れ、所定時間経過後の第２の集積回路LSI₂から
   のタイマ作動信号でリセツトされるタイマ出力発
   生用フリツプフロツプ回路FFCと、交流電源Ｅ
   側に接続されて電源投入時に上記フリツプフロツ
   プ回路FFCをリセツト状態に拘束させる微分回
   路INCとを備えた電子式タイマ装置において、上
   記フリツプフロツプ回路FFCがタイマ出力を発
   生した際、このフリツプフロツプ回路FFCの出
   力側に接続したリレー回路RCを介して上記微分
   回路INCを短絡させるスイツチング回路SWCを
   上記微分回路INCに接続した電子式タイマ装置。