JPS61103252A - 障害解析用メモリ装置 - Google Patents
障害解析用メモリ装置Info
- Publication number
- JPS61103252A JPS61103252A JP59225589A JP22558984A JPS61103252A JP S61103252 A JPS61103252 A JP S61103252A JP 59225589 A JP59225589 A JP 59225589A JP 22558984 A JP22558984 A JP 22558984A JP S61103252 A JPS61103252 A JP S61103252A
- Authority
- JP
- Japan
- Prior art keywords
- fault
- memory
- failure analysis
- failure
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
この発明は自らの障害発生を検出する手段を備えたマイ
クロコンピュータ応用装置から、その障害の発生時−こ
、障害解析用情報を受信記憶する障害解析用メモリ装置
に関する。
クロコンピュータ応用装置から、その障害の発生時−こ
、障害解析用情報を受信記憶する障害解析用メモリ装置
に関する。
従来、マイクロコンピュータ応用装置（以下マイコン応
用装置という）において障害が発生した場合−こは、ハ
ードウェア的な検出−こよりＣＰＵへ割込みを発生させ
、あらかじめ組込まれた障害解析用プログラムルーチン
を実行すること１こより処理を行っていた。しかし１、
マイコン応用装置の多くは小形化や低価格化のために表
示装置や出力装置の能力が限らｎ、でおり、障害内容の
解析昏こ必要となる十分な情報を提供できないという欠
点がある。特１こマイコン応用装置としてのプロセス制
御用装置ｔ１こおいては長時間の装置停止は甚大な被害
が発生するため、すみやかな回復処理が必要であり、こ
のため障害発生時に直ちに制御用装置をリセットし、て
しまう場合が多く、十分な障害解析用情報が得らｎない
という欠点かある。
用装置という）において障害が発生した場合−こは、ハ
ードウェア的な検出−こよりＣＰＵへ割込みを発生させ
、あらかじめ組込まれた障害解析用プログラムルーチン
を実行すること１こより処理を行っていた。しかし１、
マイコン応用装置の多くは小形化や低価格化のために表
示装置や出力装置の能力が限らｎ、でおり、障害内容の
解析昏こ必要となる十分な情報を提供できないという欠
点がある。特１こマイコン応用装置としてのプロセス制
御用装置ｔ１こおいては長時間の装置停止は甚大な被害
が発生するため、すみやかな回復処理が必要であり、こ
のため障害発生時に直ちに制御用装置をリセットし、て
しまう場合が多く、十分な障害解析用情報が得らｎない
という欠点かある。
一方通常のマイコン応用装置力操作では障害−こ対する
十分な知識は必要とさｎない。このため障＋１４．
害が発生した場合１こは的確な対応処置が取れず
誤った障害情報−こより解析を行ってしまうという欠点
かある。
十分な知識は必要とさｎない。このため障＋１４．
害が発生した場合１こは的確な対応処置が取れず
誤った障害情報−こより解析を行ってしまうという欠点
かある。
この発明は前記の欠点を除き自らの障害発生を検出し得
るマイコン応用装置か、ら、その障害発生時−こ直ち多
こ十分な情報を得ることができ、しかもマイコン応用装
置が実行せねばならぬ障害解析のための負荷を軽減する
ことができる障害解析用メモリ装置を提供することを目
的とし、でいる。
るマイコン応用装置か、ら、その障害発生時−こ直ち多
こ十分な情報を得ることができ、しかもマイコン応用装
置が実行せねばならぬ障害解析のための負荷を軽減する
ことができる障害解析用メモリ装置を提供することを目
的とし、でいる。
この発明の要点はマイコン応用装置に障害検出部とメモ
リ接続部を設け、他方マイコン応用装置の外部の障害解
析用メモ１ ％翼内−こおいＣ１前記メモリ接続部に接
読される新たなメモ’Ｊ Ｔｌ１− ｆｉ部を介し、て
障害解析用メモリを接続し、障害が発生した場合ｔこは
マイコン応用装置内の障害情報及び主記憶メモリの内容
を全てこの障害解析用メモリへ書き込むようＩＣシ、障
害が発生し、たマイコン応用装置はこの書込後ただち１
こ日夕処理に入り、停止時間を最小ｔＣおさえるととも
に、障害解析用メモリ装置は臀込まｎた前記障害解析用
メモリの内容をホスト計算機などの障害解析装置ｔこ送
信し、解析させるようｌ（Ｌ、、なおこの障害解析用メ
モリの送信は障害解析用メモリ装置に付属している公衆
通信目砂インターフェースを介して前記ホスト計算機へ
送信しつるようにした点暑こある。
リ接続部を設け、他方マイコン応用装置の外部の障害解
析用メモ１ ％翼内−こおいＣ１前記メモリ接続部に接
読される新たなメモ’Ｊ Ｔｌ１− ｆｉ部を介し、て
障害解析用メモリを接続し、障害が発生した場合ｔこは
マイコン応用装置内の障害情報及び主記憶メモリの内容
を全てこの障害解析用メモリへ書き込むようＩＣシ、障
害が発生し、たマイコン応用装置はこの書込後ただち１
こ日夕処理に入り、停止時間を最小ｔＣおさえるととも
に、障害解析用メモリ装置は臀込まｎた前記障害解析用
メモリの内容をホスト計算機などの障害解析装置ｔこ送
信し、解析させるようｌ（Ｌ、、なおこの障害解析用メ
モリの送信は障害解析用メモリ装置に付属している公衆
通信目砂インターフェースを介して前記ホスト計算機へ
送信しつるようにした点暑こある。
換言すれば本発明の要点は、自らの障害発生を検出する
手段（障害検出部など）及びその障害情報等の送出手段
（障害解析用メモリ接続部など）を有するマイクロコン
ピュータ応用装置から前記送出手段を弁し、てデータ入
力を行うためのメモリ接続手段（メモリ接続部など）と
、前記の障害発生時１（：、Ｐ！ｉｌ記メモリ接続手段
を介しで、前記応用装置内の障害情報及び同じく主記憶
部のデータ等並び醗こ該情報及びデータ等昏ζ基づき前
記応用装置の障害内容を解析する障害解析手段（ホスト
計算機など）の１１話番号を受信記憶する受信記憶手段
（障害解析用メモリ部など）と、該受信記憶手段内の所
定の記憶内容を出力するデータ出力手段とを備えるよう
にした点、もしくはざら−こ前記データ出力手段は前記
受信記憶手段内ζ記憶された電話番号−こより、加入電
話回線を介して、前記障害解析手段を呼出すオートダイ
ヤル手段（オートダイヤル部など）と、同じく記憶され
た前記の障害情報及び主記憶部のデータ等を呼出された
前記障害解析手段に送信する送信手段（シリアルデータ
送信部など）とを備えるよう−こした点、もし、くはさ
ら１こ前記データ出力手段は前記電話番号が所定の値（
ＮＵＬコードなど）であるときは、前記の送信、を行わ
ないものであるよう−こした点、又はざら訃こ前記デー
タ出力手段は前記メモリ接続手段を介して、前記受信記
憶手段内の記憶内容を出力し、得るものであるようにし
、た点にある。
手段（障害検出部など）及びその障害情報等の送出手段
（障害解析用メモリ接続部など）を有するマイクロコン
ピュータ応用装置から前記送出手段を弁し、てデータ入
力を行うためのメモリ接続手段（メモリ接続部など）と
、前記の障害発生時１（：、Ｐ！ｉｌ記メモリ接続手段
を介しで、前記応用装置内の障害情報及び同じく主記憶
部のデータ等並び醗こ該情報及びデータ等昏ζ基づき前
記応用装置の障害内容を解析する障害解析手段（ホスト
計算機など）の１１話番号を受信記憶する受信記憶手段
（障害解析用メモリ部など）と、該受信記憶手段内の所
定の記憶内容を出力するデータ出力手段とを備えるよう
にした点、もしくはざら−こ前記データ出力手段は前記
受信記憶手段内ζ記憶された電話番号−こより、加入電
話回線を介して、前記障害解析手段を呼出すオートダイ
ヤル手段（オートダイヤル部など）と、同じく記憶され
た前記の障害情報及び主記憶部のデータ等を呼出された
前記障害解析手段に送信する送信手段（シリアルデータ
送信部など）とを備えるよう−こした点、もし、くはさ
ら１こ前記データ出力手段は前記電話番号が所定の値（
ＮＵＬコードなど）であるときは、前記の送信、を行わ
ないものであるよう−こした点、又はざら訃こ前記デー
タ出力手段は前記メモリ接続手段を介して、前記受信記
憶手段内の記憶内容を出力し、得るものであるようにし
、た点にある。
以下第１図〜第５図−ζ基づい゛Ｃ本発明の詳細な説明
する。第１図は本発明の実施例としての障害解析用メモ
リ装置の構成を示すブロック図、第２図は第１図装置が
受信する障害解析用情報のフォーマットの例を示す図、
第３図は本発明の実施例を適用したシステムの蟹略構成
を示すブロック図、第４図はマイクロコンピュータ応用
装置の構成例を示すブロック図、第５図は第４図装置が
実行する異常処理プログラムの例を示すフローチャ−ト
である。なお各図蚤こおいて同一の符号は同−又は相当
部分を示す。
する。第１図は本発明の実施例としての障害解析用メモ
リ装置の構成を示すブロック図、第２図は第１図装置が
受信する障害解析用情報のフォーマットの例を示す図、
第３図は本発明の実施例を適用したシステムの蟹略構成
を示すブロック図、第４図はマイクロコンピュータ応用
装置の構成例を示すブロック図、第５図は第４図装置が
実行する異常処理プログラムの例を示すフローチャ−ト
である。なお各図蚤こおいて同一の符号は同−又は相当
部分を示す。
第３図のシステム概略構成図暑こおいでマイコン応用装
置１はその内部ｔこ設けられた障害解析用メモリ接続部
２を介し、て障害解析用メモリ装［３Ｉこ接続されてい
る。障害解析用メモリ装置３は加入電話回線４を介して
障害解析手段とし、てのホスト計算機５Ｉζ接続されて
いる。
置１はその内部ｔこ設けられた障害解析用メモリ接続部
２を介し、て障害解析用メモリ装［３Ｉこ接続されてい
る。障害解析用メモリ装置３は加入電話回線４を介して
障害解析手段とし、てのホスト計算機５Ｉζ接続されて
いる。
また第４図のマイコン応用装置ＩＩこおいて、ＣＰＵ１
１＋こは内部バス１６を介して障害検出部１２、主記憶
部１３、入出力部１４及び障害解析用メモリ接続部２が
接続されＣいる。ＣＰＵＩＩと障害検出部１２とは禁止
不可割込信号（ＮＭｉ）１７夛こより接続されている。
１＋こは内部バス１６を介して障害検出部１２、主記憶
部１３、入出力部１４及び障害解析用メモリ接続部２が
接続されＣいる。ＣＰＵＩＩと障害検出部１２とは禁止
不可割込信号（ＮＭｉ）１７夛こより接続されている。
通常、ＣＰＵＩＩは主記憶部１３上の制御プログラム等
の正常時のプログラム（常時プログラムと呼ぶ）を実行
し、入出力部１４を介して外部の９１・ 被制御
機器り、、）制御を行っ、いる。ＣＰＵＩＩカ。
の正常時のプログラム（常時プログラムと呼ぶ）を実行
し、入出力部１４を介して外部の９１・ 被制御
機器り、、）制御を行っ、いる。ＣＰＵＩＩカ。
常時プログラムの実行中量こ、パリティ異常、ウォッチ
ドッグタイマのタイム拳アップ、領域外アクセス等の異
常を障害検出部１２が検出すると、禁止不可割込信号１
７により、ＣＰＵＩＩへ割込みをかける。ＣＰＵＩＩは
このＮＭｉ信号１７１こより異常を判別すると、第５図
のような異常処理プログラムを実行する。
ドッグタイマのタイム拳アップ、領域外アクセス等の異
常を障害検出部１２が検出すると、禁止不可割込信号１
７により、ＣＰＵＩＩへ割込みをかける。ＣＰＵＩＩは
このＮＭｉ信号１７１こより異常を判別すると、第５図
のような異常処理プログラムを実行する。
すなわち第５図１こおいて、ステップ１０１では、障害
解析用メモリ接続部２を介して、障害解析用メモリ装置
３Ｉこ主記憶部１３にあらかじめ記憶しで置いたホスト
計算機５の電話番号を送出する。
解析用メモリ接続部２を介して、障害解析用メモリ装置
３Ｉこ主記憶部１３にあらかじめ記憶しで置いたホスト
計算機５の電話番号を送出する。
次に同じくメモリ接続部２を介してメモリ装置３に、ス
テップ１０２Ｉζおいでは異常情報、たとえば異常の内
容を表わす番号としての異常番号、ノ１−ドウエアステ
ィタス、レジスタ、等の内容を、次いでステップ１０３
においては主記憶部１３内の障害解析−こ必要なデータ
（主記憶データと呼ぶ）を転送する。障害解析用メモリ
接続部２は内部バス１６の一部とそれらの信号を駆動す
る簡単な回 ｌ路により構成されている。
テップ１０２Ｉζおいでは異常情報、たとえば異常の内
容を表わす番号としての異常番号、ノ１−ドウエアステ
ィタス、レジスタ、等の内容を、次いでステップ１０３
においては主記憶部１３内の障害解析−こ必要なデータ
（主記憶データと呼ぶ）を転送する。障害解析用メモリ
接続部２は内部バス１６の一部とそれらの信号を駆動す
る簡単な回 ｌ路により構成されている。
ＣＰＵＩＩは障害解析用メモリ装置３への転送が終了後
、ステップ１０４＋こおいてその装置１の固有の異常処
理、たとえばＣＰＵ停止、オペレータへの異常通報、再
初期化による常時プログラムの実行の継続１等を行う。
、ステップ１０４＋こおいてその装置１の固有の異常処
理、たとえばＣＰＵ停止、オペレータへの異常通報、再
初期化による常時プログラムの実行の継続１等を行う。
第２図はこのようにしてマイコン応用装置ｌから障害解
析用メモリ装置３へ転送されるデータ（障害解析用情報
３０と呼ぶ）のフォーマットを示す。
析用メモリ装置３へ転送されるデータ（障害解析用情報
３０と呼ぶ）のフォーマットを示す。
すなわち先頭にはホスト計算機５の電話番号３１が付加
さｎ、かつ前記障害情報３２．主記憶データ３３により
構成される。
さｎ、かつ前記障害情報３２．主記憶データ３３により
構成される。
次１こ第゛１図の障害解析用メモリ装置３において、Ｃ
ＰＵ２１は内部バス２９を介して主記憶部２２゜障害解
析用メモリ部２３．オートダイヤル部２５゜シリアルデ
ータ送信部２６を制御する。メモリ接続部２４はマイコ
ン応用装置１の前記障害解析用メモリ接続部２と接続さ
れ第２図の障害解析用情報３０を受信し１％この情報３
０は障害解析用メモリ部２３＃ど記憶される。
ＰＵ２１は内部バス２９を介して主記憶部２２゜障害解
析用メモリ部２３．オートダイヤル部２５゜シリアルデ
ータ送信部２６を制御する。メモリ接続部２４はマイコ
ン応用装置１の前記障害解析用メモリ接続部２と接続さ
れ第２図の障害解析用情報３０を受信し１％この情報３
０は障害解析用メモリ部２３＃ど記憶される。
メモリ接続部２４はマイコン応用装置３からの障害解析
用情報３０の転送を検出すると、書込み検出信号２０を
ＯＮ＋こすること暑こよりＣＰＵ２１へ通知する。ＣＰ
Ｕ２１はこの書込み検出信号２０が０ＦＦｔＣなった事
で前記情報３０の転送が終了したことを検出し、障害解
析用メモリ部２３の内容多こより、ホスト計算機５への
通信処理を開始する。障害解析用メモリ部２３はいわゆ
る共通メモリとして構成されており、メモリ接続部２４
を介しＣＰＵ１ｌと、内部バス２９を介しＣＰＵ２１°
との両方からアクセスすることができ、そのアクセスの
制御は書込み検出信号２０により衝突を防止している。
用情報３０の転送を検出すると、書込み検出信号２０を
ＯＮ＋こすること暑こよりＣＰＵ２１へ通知する。ＣＰ
Ｕ２１はこの書込み検出信号２０が０ＦＦｔＣなった事
で前記情報３０の転送が終了したことを検出し、障害解
析用メモリ部２３の内容多こより、ホスト計算機５への
通信処理を開始する。障害解析用メモリ部２３はいわゆ
る共通メモリとして構成されており、メモリ接続部２４
を介しＣＰＵ１ｌと、内部バス２９を介しＣＰＵ２１°
との両方からアクセスすることができ、そのアクセスの
制御は書込み検出信号２０により衝突を防止している。
また障害解析用メモリ部２３は電池−こよる停電保護が
なされでおり、′このため障害解析用情報３０を長時間
−ζわたって保持することができる。ＣＰＵ２１は前記
情報３０内の電話番号３１１こよりオートダイヤル部２
５．網制御装置（ＮＣＵ）２７を介して加入電話回線４
に接続されたホスト計算機５を呼び出す。加入電話回線
４Ｉこよりホスト計算機５と接続さｎたＣＰＵ２１は、
障害解析用メモリ部２３の内容（障害情報３２゜主記憶
データ３３４りをシリアルデータ送信部２６を介して接
続されているモデム（ＭＯＬ）ＥＭ ） ２８によりホ
スト計算機５へ障害解析用として送信する。
なされでおり、′このため障害解析用情報３０を長時間
−ζわたって保持することができる。ＣＰＵ２１は前記
情報３０内の電話番号３１１こよりオートダイヤル部２
５．網制御装置（ＮＣＵ）２７を介して加入電話回線４
に接続されたホスト計算機５を呼び出す。加入電話回線
４Ｉこよりホスト計算機５と接続さｎたＣＰＵ２１は、
障害解析用メモリ部２３の内容（障害情報３２゜主記憶
データ３３４りをシリアルデータ送信部２６を介して接
続されているモデム（ＭＯＬ）ＥＭ ） ２８によりホ
スト計算機５へ障害解析用として送信する。
このようにしてホスト計算機５では障害解析用メモリ装
置３より受信した障害解析用の情報を解析すること１こ
より詳細な障害情報を得ることができる。
置３より受信した障害解析用の情報を解析すること１こ
より詳細な障害情報を得ることができる。
本発明では必ずし、も宵１話回線による前記のような通
信が必要ない場合、あるいは不可能な場合のため蚤こ、
電話番号３１かＮＵＬコードで構成さ第１ている場合シ
こは電話回線４を介する発信を行わな解 い。また、この場合にはメモリ部２３内の障割Φ析用の
情報はメモリ接結部２４を介してホスト計算機５Ｉこ直
接ｔこ読み項らせることができる。
信が必要ない場合、あるいは不可能な場合のため蚤こ、
電話番号３１かＮＵＬコードで構成さ第１ている場合シ
こは電話回線４を介する発信を行わな解 い。また、この場合にはメモリ部２３内の障割Φ析用の
情報はメモリ接結部２４を介してホスト計算機５Ｉこ直
接ｔこ読み項らせることができる。
以上の説明から明らかなよう１こ、この発明−こよれば
マイクロコンピュータ応用装置とは別にその障害発生時
、該マイコン応用装置から障讐情報等・・、、
ＧＡ７′ｔ６１′ＢＭ４＠ｍ ｌ ％ １ ｍＦＩｌ’
＆Ｈｍ“６１醗こ構成したため、マイコン応用装置が行
わねばならぬ障害解析の負荷を軽減し１、かつ〒分な障
害解析用の情報をマイコン応用装置から得ることができ
る。また、障害発生と同時蚤こ、この障害解析用の情報
を障害解析用メモリ装置からホスト計算機へ送信するよ
うをこ構成し、たため、障害の原因貿明が速やか−こ行
われ、マイコン応用装置の停止時間を短縮することがで
きる。
マイクロコンピュータ応用装置とは別にその障害発生時
、該マイコン応用装置から障讐情報等・・、、
ＧＡ７′ｔ６１′ＢＭ４＠ｍ ｌ ％ １ ｍＦＩｌ’
＆Ｈｍ“６１醗こ構成したため、マイコン応用装置が行
わねばならぬ障害解析の負荷を軽減し１、かつ〒分な障
害解析用の情報をマイコン応用装置から得ることができ
る。また、障害発生と同時蚤こ、この障害解析用の情報
を障害解析用メモリ装置からホスト計算機へ送信するよ
うをこ構成し、たため、障害の原因貿明が速やか−こ行
われ、マイコン応用装置の停止時間を短縮することがで
きる。
第１図は本発明の実施例の構成を示すブロック図、第２
図はｉｔ図の装置が受信する障害解析用情報のフォーマ
ットの例を示す図、第３図は本発明の適用されるシステ
ムの全体の概略構成例を示すブロック図、第４図はマイ
クロコンピュータ応用装置の構成例を示すブロック図、
第５図はツ４図！装置が実行する動作の要部を説明する
７０−チャートである。 １・・・・・・マイクロコンピュータ応用装置（マイク
ン応用装置）、２・・・・・・障害解析用メモリ接結部
、３・・・・・・障害解析用メモリ装置、４・・・・・
・加入電話回 １線、５・・・・・・ホスト計算
機、１１．２１・・・・・・ＣＰＵ、 □１２・・
・・・・障害検出部、１３．２２・・・・・・主記憶部
、１４・・・・・・入出力部、Ｄ・・・・・・被制御機
器、１６．２９・・・・・・内部バス、１７・・・・・
・禁止不可割込信号（ＮＭｉ）。 ２０・・・・・・書込み検出信号、２３・・・・・・障
害解析用メモリ部％ ２４・・・・・・メモリ接続部、
２５・・・・・・オートダイヤル部、２６・・・・・・
シリアルデータ送信部、２７・・・・・・網制御装置（
ＮＣＵ）、２８・・・・・・モデム（ＭＯＤＥＭ）。 ３０・・・・・・障害解析用情報、３１・・・・・・電
話番号、３２・・・・・・障害情報、３３・・・・・・
主記憶データ。 ２３図 ｔｒ −、’（３！”＋ − 第５図
図はｉｔ図の装置が受信する障害解析用情報のフォーマ
ットの例を示す図、第３図は本発明の適用されるシステ
ムの全体の概略構成例を示すブロック図、第４図はマイ
クロコンピュータ応用装置の構成例を示すブロック図、
第５図はツ４図！装置が実行する動作の要部を説明する
７０−チャートである。 １・・・・・・マイクロコンピュータ応用装置（マイク
ン応用装置）、２・・・・・・障害解析用メモリ接結部
、３・・・・・・障害解析用メモリ装置、４・・・・・
・加入電話回 １線、５・・・・・・ホスト計算
機、１１．２１・・・・・・ＣＰＵ、 □１２・・
・・・・障害検出部、１３．２２・・・・・・主記憶部
、１４・・・・・・入出力部、Ｄ・・・・・・被制御機
器、１６．２９・・・・・・内部バス、１７・・・・・
・禁止不可割込信号（ＮＭｉ）。 ２０・・・・・・書込み検出信号、２３・・・・・・障
害解析用メモリ部％ ２４・・・・・・メモリ接続部、
２５・・・・・・オートダイヤル部、２６・・・・・・
シリアルデータ送信部、２７・・・・・・網制御装置（
ＮＣＵ）、２８・・・・・・モデム（ＭＯＤＥＭ）。 ３０・・・・・・障害解析用情報、３１・・・・・・電
話番号、３２・・・・・・障害情報、３３・・・・・・
主記憶データ。 ２３図 ｔｒ −、’（３！”＋ − 第５図
Claims (1)
- 【特許請求の範囲】 １）自らの障害発生を検出する手段及びその障害情報等
の送出手段を有するマイクロコンピュータ応用装置から
、前記送出手段を介してデータ入力を行うためのメモリ
接続手段と、前記の障害発生時に、前記メモリ接続手段
を介して、前記応用装置内の障害情報及び同じく主記憶
部のデータ等並びに該情報及びデータ等に基づき前記応
用装置の障害内容を解析する障害解析手段の電話番号を
受信記憶する受信記憶手段と、該受信記憶手段内の所定
の記憶内容を出力するデータ出力手段とを備えたことを
特徴とする障害解析用メモリ装置。 ２）特許請求の範囲第１項に記載の障害解析用メモリ装
置において、前記データ出力手段は前記受信記憶手段に
記憶された電話番号により、加入電話回線を介して、前
記障害解析手段を呼出すオートダイヤル手段と、同じく
記憶された前記の障害情報及び主記憶部のデータ等を呼
出された前記障害解析手段に送信する送信手段とを備え
たものであることを特徴とする障害解析用メモリ装置。 ３）特許請求の範囲第２項に記憶の障害解析用メモリ装
置において、前記データ出力手段は前記電話番号が所定
の値であるときは、前記の送信を行わないものであるこ
とを特徴とする障害解析用メモリ装置。 ４）特許請求の範囲第１項ないし第３項に記載の障害解
析用メモリ装置において、前記データ出力手段は前記メ
モリ接続手段を介して、前記受信記憶手段内の記憶内容
を出力し得るものであることを特徴とする障害解析用メ
モリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59225589A JPS61103252A (ja) | 1984-10-26 | 1984-10-26 | 障害解析用メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59225589A JPS61103252A (ja) | 1984-10-26 | 1984-10-26 | 障害解析用メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61103252A true JPS61103252A (ja) | 1986-05-21 |
Family
ID=16831680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59225589A Pending JPS61103252A (ja) | 1984-10-26 | 1984-10-26 | 障害解析用メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61103252A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01298447A (ja) * | 1988-05-27 | 1989-12-01 | Fuji Facom Corp | 異常データ収集システム |
| JPH0237434A (ja) * | 1988-07-27 | 1990-02-07 | Nec Corp | データ処理システムの障害通報方式 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54147743A (en) * | 1978-05-11 | 1979-11-19 | Fujitsu Ltd | Transmission system for error information |
| JPS5927360A (ja) * | 1982-08-04 | 1984-02-13 | Mitsubishi Electric Corp | 障害情報自動報告装置 |
-
1984
- 1984-10-26 JP JP59225589A patent/JPS61103252A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54147743A (en) * | 1978-05-11 | 1979-11-19 | Fujitsu Ltd | Transmission system for error information |
| JPS5927360A (ja) * | 1982-08-04 | 1984-02-13 | Mitsubishi Electric Corp | 障害情報自動報告装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01298447A (ja) * | 1988-05-27 | 1989-12-01 | Fuji Facom Corp | 異常データ収集システム |
| JPH0237434A (ja) * | 1988-07-27 | 1990-02-07 | Nec Corp | データ処理システムの障害通報方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5179695A (en) | Problem analysis of a node computer with assistance from a central site | |
| US6625761B1 (en) | Fault tolerant USB method and apparatus | |
| EP0190370A1 (en) | Device for improving the detection of non-operational states in a non-attended interrupt-driven processor | |
| KR0182632B1 (ko) | 클라이언트 서버 시스템 및 그 제어 방법 | |
| JP2004310514A (ja) | 情報処理端末および履歴情報保存方法 | |
| JP2998804B2 (ja) | マルチマイクロプロセッサシステム | |
| JP3070282B2 (ja) | 障害処理方式 | |
| JPS6324504Y2 (ja) | ||
| JP2018147510A (ja) | サーバ装置およびサーバシステム | |
| JP2601560B2 (ja) | 二重化通信制御装置の系切替方式 | |
| JPS5985179A (ja) | 相互監視方式 | |
| JPS62105243A (ja) | システム障害の復旧装置 | |
| JPS6038951A (ja) | 通信処理装置 | |
| JPH10200602A (ja) | マスター／スレーブ通信システム | |
| JPH0685942A (ja) | 障害自動通知方式 | |
| JPH03109651A (ja) | Ｃｐｕの暴走監視方式 | |
| JPS61281342A (ja) | プログラムの暴走防止装置 | |
| JPS6165345A (ja) | チヤネル処理方式 | |
| JPH053016B2 (ja) | ||
| JPH0566947A (ja) | 初期プログラムロ−ド方式 | |
| JPH04178049A (ja) | 文書処理装置 | |
| JPS62623B2 (ja) | ||
| JPS58168368A (ja) | 障害表示方式 | |
| JP2005258576A (ja) | 二重系ｃｐｕ切替システム | |
| JPS58144931A (ja) | オンラインにおけるロ−カルモ−ドの検出法 |