JPS61109152A - 誤動作検出装置 - Google Patents
誤動作検出装置Info
- Publication number
- JPS61109152A JPS61109152A JP59229679A JP22967984A JPS61109152A JP S61109152 A JPS61109152 A JP S61109152A JP 59229679 A JP59229679 A JP 59229679A JP 22967984 A JP22967984 A JP 22967984A JP S61109152 A JPS61109152 A JP S61109152A
- Authority
- JP
- Japan
- Prior art keywords
- program
- detection
- lower limit
- malfunction
- execution module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
炎亙欠１
本発明は誤動作検出装置に関し、特にデータ処理装置に
おけるマイクロプログラム制御装置の誤動作検出装置に
関する。
おけるマイクロプログラム制御装置の誤動作検出装置に
関する。
支釆且薯
従来、この種のマイクロプログラム制御装置は第１図に
示す如く複数のプログラムモジュールによって構成され
ている。各実行モジュールは、モニタ部からの指令に基
きプログラムを実行し、当該実行動作が終了すると再度
モニタ部へ戻るように構成されている。また、必要に応
じてモニタ部で用意しているサブルーチンをコールする
ことがある。このように、各実行モジュールはモニタ部
とのみプログラムの制御を行い、決してモニタ部以外の
実行モジュールへ行くことはない。
示す如く複数のプログラムモジュールによって構成され
ている。各実行モジュールは、モニタ部からの指令に基
きプログラムを実行し、当該実行動作が終了すると再度
モニタ部へ戻るように構成されている。また、必要に応
じてモニタ部で用意しているサブルーチンをコールする
ことがある。このように、各実行モジュールはモニタ部
とのみプログラムの制御を行い、決してモニタ部以外の
実行モジュールへ行くことはない。
しかし、プログラムミス等に起因して、他の実行モジュ
ールへブランチすることがプログラム開発中等において
は多々あるものである。この場合、プログラムミスのあ
る実行モジュールではエラーとならずに、誤ってブラン
チされた本来プログラムミスの無い実行モジュールにお
いてエラーとなるという欠点があり、このプログラムミ
スによる障害解析のために膨大な時間が費やされる欠点
がある。
ールへブランチすることがプログラム開発中等において
は多々あるものである。この場合、プログラムミスのあ
る実行モジュールではエラーとならずに、誤ってブラン
チされた本来プログラムミスの無い実行モジュールにお
いてエラーとなるという欠点があり、このプログラムミ
スによる障害解析のために膨大な時間が費やされる欠点
がある。
■ＩＪＬｌ力
本発明は上部従来のものの欠点を除去すべくなされたも
のであって、その目的とするところは、プログラムミス
による障害の検出を容易に確実になし得る誤動作検出装
置を提供することにある。
のであって、その目的とするところは、プログラムミス
による障害の検出を容易に確実になし得る誤動作検出装
置を提供することにある。
発明の構成
本発明による誤動作検出装置は、複数のプログラムモジ
ュールにて構成されるマイクロプログラム制御装置にお
ける誤動作検出装置を対象とし、その特徴とするところ
は、プログラムモジュール内のモニタ部のプログラム領
域を示すモニタ部上限及び下限アドレスを格納する第１
格納手段と、プログラムモジュール内の実行すべき実行
モジュールのプログラム領域を示す実行モジュール上限
及び下限アドレスを格納する第２格納手段と、ブランチ
命令発行時におけるブランチ先アドレスがこれ等１及び
第２格納手段の上限及び下限アドレス範囲内に存在する
か否かを検出する検出手段と、この検出手段の検出動作
を活性非活性制御する制御手段とを有し、検出手段の活
性時における検出出力を用いてマイクロプログラム制御
装置の誤動作を検出自在としたことにある。
ュールにて構成されるマイクロプログラム制御装置にお
ける誤動作検出装置を対象とし、その特徴とするところ
は、プログラムモジュール内のモニタ部のプログラム領
域を示すモニタ部上限及び下限アドレスを格納する第１
格納手段と、プログラムモジュール内の実行すべき実行
モジュールのプログラム領域を示す実行モジュール上限
及び下限アドレスを格納する第２格納手段と、ブランチ
命令発行時におけるブランチ先アドレスがこれ等１及び
第２格納手段の上限及び下限アドレス範囲内に存在する
か否かを検出する検出手段と、この検出手段の検出動作
を活性非活性制御する制御手段とを有し、検出手段の活
性時における検出出力を用いてマイクロプログラム制御
装置の誤動作を検出自在としたことにある。
本発明による他の誤動作検出装置は前記構成の他に、ブ
ランチ命令発行時のプログラムカウンタの値を保持する
保持手段を付加し、この保持手段の保持内容によってミ
スの生じている実行プログラムモジュールを特定可能と
してなることを特徴としている。
ランチ命令発行時のプログラムカウンタの値を保持する
保持手段を付加し、この保持手段の保持内容によってミ
スの生じている実行プログラムモジュールを特定可能と
してなることを特徴としている。
Ｋ豊ｊ
以下、図面を用いて本発明の詳細な説明する。
第２図は本発明の実施例のブロック図である。
１はマイクロプログラム制御装置であり、図では簡単化
のために本発明に必要な機能部分のみが抽出して示され
ている。１０はプログラムカウンタ、１１は命令デコー
ダ、３０はデータバスライン、３１はアドレスバスライ
ンを夫々示している。
のために本発明に必要な機能部分のみが抽出して示され
ている。１０はプログラムカウンタ、１１は命令デコー
ダ、３０はデータバスライン、３１はアドレスバスライ
ンを夫々示している。
２が本発明による誤動作検出装置であり、２０はモニタ
部上限アドレスレジスタ、２１はモニタ部下限アドレス
レジスタであり、この両レジスタ２０．２１によってモ
ニタ部のプログラム領域範囲が確定される。２’２は実
行モジュール上限アドレスレジスタ、２３は実行モジュ
ール下限アドレスレジスタであり、両レジスタ２２．２
３により実行されるべき実行モジュール領域範囲が確定
される。２４は比較回路であり、前述の４つのアドレス
レジスタ２０〜２３の格納出力とアドレスバス３１上の
アドレスとの大小比較をなすものである。２５はプログ
ラムカウンタレジスタであり、プログラムカウンタ１０
の値を保持するものである。２６はＦＦ（フリップフロ
ップ）であり、比較回路２４のイネーブル／ディスイネ
ーブル状態を制御するものである。
部上限アドレスレジスタ、２１はモニタ部下限アドレス
レジスタであり、この両レジスタ２０．２１によってモ
ニタ部のプログラム領域範囲が確定される。２’２は実
行モジュール上限アドレスレジスタ、２３は実行モジュ
ール下限アドレスレジスタであり、両レジスタ２２．２
３により実行されるべき実行モジュール領域範囲が確定
される。２４は比較回路であり、前述の４つのアドレス
レジスタ２０〜２３の格納出力とアドレスバス３１上の
アドレスとの大小比較をなすものである。２５はプログ
ラムカウンタレジスタであり、プログラムカウンタ１０
の値を保持するものである。２６はＦＦ（フリップフロ
ップ）であり、比較回路２４のイネーブル／ディスイネ
ーブル状態を制御するものである。
３２はブランチ命令信号、３３はアドレスレジスタ２０
〜２３へ夫々対応するアドレスをセットするタイミング
を決める信号、３４はＦＦ２６のセット／リセットを制
御する信号である。
〜２３へ夫々対応するアドレスをセットするタイミング
を決める信号、３４はＦＦ２６のセット／リセットを制
御する信号である。
かかる構成におし）で、誤動作検出をなす場合、先ず、
モニタ部プログラムはモニタ部プログラム領域を示すモ
ニタ部上限及び下限アドレスを夫々アドレスレジスタ２
０及び２１ヘセツトすると共に、命令デコーダ１１から
イネーブル信号３４が発行されてＦＦ２６がセットされ
る。よって、比較回路２４がイネーブル状態となって誤
動作検出状態がスタンバイされることになる。次に、モ
ニタ部は実行モジュールへ制御を渡す前に当該実行モジ
ュールの領域を示す実行モジュール上限及び下限アドレ
スを夫々アドレスレジスタ２２．２３ヘセツトする。各
実行モジュールの領域は、モニタ部内の特定の番地また
は各実行モジュールの決められた番地にあればよいもの
である。上記の各設定動作が終了すると、モニタ部は実
行モジュールへ制御を渡すことになる。
モニタ部プログラムはモニタ部プログラム領域を示すモ
ニタ部上限及び下限アドレスを夫々アドレスレジスタ２
０及び２１ヘセツトすると共に、命令デコーダ１１から
イネーブル信号３４が発行されてＦＦ２６がセットされ
る。よって、比較回路２４がイネーブル状態となって誤
動作検出状態がスタンバイされることになる。次に、モ
ニタ部は実行モジュールへ制御を渡す前に当該実行モジ
ュールの領域を示す実行モジュール上限及び下限アドレ
スを夫々アドレスレジスタ２２．２３ヘセツトする。各
実行モジュールの領域は、モニタ部内の特定の番地また
は各実行モジュールの決められた番地にあればよいもの
である。上記の各設定動作が終了すると、モニタ部は実
行モジュールへ制御を渡すことになる。
比較回路２４は、マイクロプログラム制御装置１内の命
令デコーダ１１からブランチ命令３２が発行される毎に
当該ブランチ先アドレス（３１）と各アドレスレジスタ
２０〜２３の格納アドレスとを比較する。ここで、この
ブランチ先アドレスが、モニタ部のプログラム領域内及
び実行モジュール領域内のいずれの範囲にも存在しない
ことがこの比較回路２４の比較結果により検出されると
、ブランチ先誤りであると判断されるので、この検出出
力がマイクロプログラム制御装置へ送出される。この検
出出力によって、例えば図示せぬＣＰＵ（中央処理装置
）へ割込みをかけて表示装置等にマイクロプログラム制
御装置の誤動作を表示するようにするのである。
令デコーダ１１からブランチ命令３２が発行される毎に
当該ブランチ先アドレス（３１）と各アドレスレジスタ
２０〜２３の格納アドレスとを比較する。ここで、この
ブランチ先アドレスが、モニタ部のプログラム領域内及
び実行モジュール領域内のいずれの範囲にも存在しない
ことがこの比較回路２４の比較結果により検出されると
、ブランチ先誤りであると判断されるので、この検出出
力がマイクロプログラム制御装置へ送出される。この検
出出力によって、例えば図示せぬＣＰＵ（中央処理装置
）へ割込みをかけて表示装置等にマイクロプログラム制
御装置の誤動作を表示するようにするのである。
一方、比較回路２４による検出出力はプログラムカウン
タレジスタ２５へも送出されており、またプログラムカ
ウンタレジスタ２５は通常はブランチ命令信号３２が発
行される毎にマイクロプログラム制御装置１のプログラ
ムカウンタ１０の値を格納するようになっているので、
この検出出力の発生タイミングにてプログラムカウンタ
１０のその時の値がこのレジスタ２５ヘセツトされ以後
保持されることになる。このセット値はマイクロプログ
ラム制御装置１内へ送出されるようになっているから、
これまた表示装置等にてこの値を表示すれば、誤動作の
原因となった実行モジュールを特定することが容易とな
る。
タレジスタ２５へも送出されており、またプログラムカ
ウンタレジスタ２５は通常はブランチ命令信号３２が発
行される毎にマイクロプログラム制御装置１のプログラ
ムカウンタ１０の値を格納するようになっているので、
この検出出力の発生タイミングにてプログラムカウンタ
１０のその時の値がこのレジスタ２５ヘセツトされ以後
保持されることになる。このセット値はマイクロプログ
ラム制御装置１内へ送出されるようになっているから、
これまた表示装置等にてこの値を表示すれば、誤動作の
原因となった実行モジュールを特定することが容易とな
る。
誤動作検出を必要としない場合には、命令デコーダ１１
によってＦＦ２６をリセットするリセット信号を発生す
るようにすれば、比較回路２４はディスイネーブル状態
となって誤動作検出動作はなされない。
によってＦＦ２６をリセットするリセット信号を発生す
るようにすれば、比較回路２４はディスイネーブル状態
となって誤動作検出動作はなされない。
いまここで、常時ブランチ先領域をチェックするように
すると、モニタ部から実行モジュールへ制御を渡す前に
必ずその実行プログラム部の領域を示す実行モジュール
上限及び下限アドレスを夫々アドレスレジスタヘセット
する必要があり、よってプログラムのいわるオーバヘッ
ドタイムが増大することになる。そこで、本発明の如く
、誤動作検出動作を必要としない通常時には、比較回路
２４を非活性化するようにして、オーバーヘッドタイム
の増大を防止しているのである。
すると、モニタ部から実行モジュールへ制御を渡す前に
必ずその実行プログラム部の領域を示す実行モジュール
上限及び下限アドレスを夫々アドレスレジスタヘセット
する必要があり、よってプログラムのいわるオーバヘッ
ドタイムが増大することになる。そこで、本発明の如く
、誤動作検出動作を必要としない通常時には、比較回路
２４を非活性化するようにして、オーバーヘッドタイム
の増大を防止しているのである。
上記実施例では、誤動作検出装置２をマイクロプログラ
ム制御装置１とは別個に設けているが。
ム制御装置１とは別個に設けているが。
これ等を一体に設けても良いものである。
１豆立羞】
本発明によれば、ブランチ先アドレスとモニタ部及び実
行モジュールのプログラム領域とを夫々比較するように
しているので、プログラムミスによる障害の解析が容易
に確実に可能となり、また障害発生時のプログラムカウ
ンタの値を保持するようにしておけば、プログラムミス
のある実行モジュールの特定が可能となる。更には、誤
動作検出の活性非活性の制御をもなすようにしているの
で、必要なときのみ誤動作検出をなすようにし得ること
になり、プログラムのオーバヘッドタイムの増大を防止
可能である。
行モジュールのプログラム領域とを夫々比較するように
しているので、プログラムミスによる障害の解析が容易
に確実に可能となり、また障害発生時のプログラムカウ
ンタの値を保持するようにしておけば、プログラムミス
のある実行モジュールの特定が可能となる。更には、誤
動作検出の活性非活性の制御をもなすようにしているの
で、必要なときのみ誤動作検出をなすようにし得ること
になり、プログラムのオーバヘッドタイムの増大を防止
可能である。
第１図はマイクロプログラムのマツピングの例を示す図
、第２図は本発明の実施例のブロック図である。 主要部分の符号の説明 １・・・・・・マイクロプログラム制御装置２・・・・
・・誤動作検出装置 １０・・・・・・プログラムカウンタ １１・・・・・・命令デコーダ ２０〜２２・・・・・・アドレスレジスタ２４・・・・
・・比較回路 ２５・・・・・・プログラムカウンタレジスタ２６・・
・・・・ＦＦ
、第２図は本発明の実施例のブロック図である。 主要部分の符号の説明 １・・・・・・マイクロプログラム制御装置２・・・・
・・誤動作検出装置 １０・・・・・・プログラムカウンタ １１・・・・・・命令デコーダ ２０〜２２・・・・・・アドレスレジスタ２４・・・・
・・比較回路 ２５・・・・・・プログラムカウンタレジスタ２６・・
・・・・ＦＦ
Claims (2)
- （１）複数のプログラムモジュールにて構成されるマイ
クロプログラム制御装置における誤動作検出装置であっ
て、前記プログラムモジュール内のモニタ部のプログラ
ム領域を示すモニタ部上限及び下限アドレスを格納する
第１格納手段と、前記プログラムモジュール内の実行す
べき実行モジュールのプログラム領域を示す実行モジュ
ール上限及び下限アドレスを格納する第２格納手段と、
ブランチ命令発行時におけるブランチ先アドレスが前記
第１及び第２格納手段の上限及び下限アドレス範囲内に
存在するか否かを検出する検出手段と、この検出手段の
検出動作を活性非活性制御する制御手段とを有し、前記
検出手段の活性時における検出出力を用いてマイクロプ
ログラム制御装置の誤動作を検出自在としたことを特徴
とする誤動作検出装置。 - （２）複数のプログラムモジュールにて構成されるマイ
クロプログラム制御装置における誤動作検出装置であっ
て、前記プログラムモジュール内のモニタ部のプログラ
ム領域を示すモニタ部上限及び下限アドレスを格納する
第１格納手段と、前記プログラムモジュール内の実行す
べき実行モジュールのプログラム領域を示す実行モジュ
ール上限及び下限アドレスを格納する第２格納手段と、
ブランチ命令発行時におけるブランチ先アドレスが前記
第１及び第２格納手段の上限及び下限アドレス範囲内に
存在するか否かを検出する検出手段と、この検出手段の
検出動作を活性非活性制御する制御手段と、前記ブラン
チ命令発行時のプログラムカウンタの値を保持する保持
手段と、前記検出手段の活性時における検出出力及び前
記保持手段の保持出力を用いてマイクロプログラム制御
装置の誤動作及びプログラムミスの発生モジュールを検
出自在としたことを特徴とする誤動作検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59229679A JPS61109152A (ja) | 1984-10-31 | 1984-10-31 | 誤動作検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59229679A JPS61109152A (ja) | 1984-10-31 | 1984-10-31 | 誤動作検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61109152A true JPS61109152A (ja) | 1986-05-27 |
Family
ID=16895989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59229679A Pending JPS61109152A (ja) | 1984-10-31 | 1984-10-31 | 誤動作検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61109152A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022052542A (ja) * | 2020-09-23 | 2022-04-04 | 東芝情報システム株式会社 | Ｆｆｕ検査装置及びｆｆｕ検査用プログラム |
-
1984
- 1984-10-31 JP JP59229679A patent/JPS61109152A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022052542A (ja) * | 2020-09-23 | 2022-04-04 | 東芝情報システム株式会社 | Ｆｆｕ検査装置及びｆｆｕ検査用プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0690677B2 (ja) | チャネルエラーインジェクション装置 | |
| JPH0325814B2 (ja) | ||
| KR102581568B1 (ko) | 우발적 로드 억제 | |
| KR940001146B1 (ko) | 정보 처리 장치의 비교 체크 기능 검사를 위한 시스템 | |
| JPS61109152A (ja) | 誤動作検出装置 | |
| JPS61109153A (ja) | 誤動作検出装置 | |
| KR100238174B1 (ko) | 병렬 프로세서 시스템 | |
| JPH03266154A (ja) | 情報処理装置 | |
| JPH0782475B2 (ja) | メモリインタロック制御回路 | |
| JPS6160143A (ja) | マイクロプログラム制御装置の故障診断方式 | |
| JPS6162142A (ja) | 入出力制御装置 | |
| JPS6013494B2 (ja) | 自己診断方式 | |
| JPH0751609Y2 (ja) | プログラマブルコントローラの故障情報記憶回路 | |
| JP2635777B2 (ja) | プログラマブル・コントローラ | |
| JPH0481953A (ja) | メモリ装置 | |
| JPH0612292A (ja) | マイクロコンピュータ | |
| JPH052498A (ja) | 主記憶装置の故障検出装置 | |
| JPS6115237A (ja) | 未定義命令検出方式 | |
| JPH03100844A (ja) | キャッシュメモリコントローラ | |
| JPH056897B2 (ja) | ||
| JPS6236578B2 (ja) | ||
| JPS59191662A (ja) | プログラム暴走検出方式 | |
| JPH04145542A (ja) | 情報処理装置 | |
| JPH0594379A (ja) | 共有メモリ制御方式 | |
| JPH04291646A (ja) | 書き込み監視装置 |