JPS61113199A - 光シフトレジスタ回路 - Google Patents
光シフトレジスタ回路Info
- Publication number
- JPS61113199A JPS61113199A JP59234539A JP23453984A JPS61113199A JP S61113199 A JPS61113199 A JP S61113199A JP 59234539 A JP59234539 A JP 59234539A JP 23453984 A JP23453984 A JP 23453984A JP S61113199 A JPS61113199 A JP S61113199A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- flip
- switch
- output
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 194
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 3
- 229910003327 LiNbO3 Inorganic materials 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 241001125929 Trisopterus luscus Species 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000010365 information processing Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 241000255789 Bombyx mori Species 0.000 description 1
- 241000102542 Kara Species 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Shift Register Type Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
光通信システム、光情報処理システム、光交換システム
や光コンビａ−夕等（使用する光デ／ジタル論理回路に
関するものである。
や光コンビａ−夕等（使用する光デ／ジタル論理回路に
関するものである。
〈従来技術〉
近年、光フアイバ技術、光半導体技術の発達により、基
幹伝送を目的とする長距離光通信システムや分散処理装
置間を高効率に接続する光ＬＡＮシステムが実用化され
ている。
幹伝送を目的とする長距離光通信システムや分散処理装
置間を高効率に接続する光ＬＡＮシステムが実用化され
ている。
これらのシステムにおいて、光波術は、主に、機能装置
間の接続手段として使われ、機能は、専ら、ＬＳＩを中
心とする電子回路技術に負うところが犬である。
間の接続手段として使われ、機能は、専ら、ＬＳＩを中
心とする電子回路技術に負うところが犬である。
近未来の高度情報化社会の到来を反映して、処理する情
報の多様化、大容量化がますます進むにつれて、その処
理速度の超高速化、処理の複雑化が要求されて来ている
。
報の多様化、大容量化がますます進むにつれて、その処
理速度の超高速化、処理の複雑化が要求されて来ている
。
これらの要求に対処するためには、光波術を接続手段と
してのみでなく、論理処理手段として使う必要が生じて
来ている。
してのみでなく、論理処理手段として使う必要が生じて
来ている。
すなわち、伝送されて来た光デ７ジタル信号を。
光のままで、デＩジタル演算処理を行い、その処理結果
を光で出力し、他装置へ伝送できる。光の高速性、広帯
域性、無訪導性等の特徴を充分に生かした光処理装置（
光情報処理システム、光交換システム等）が不可欠とな
る。
を光で出力し、他装置へ伝送できる。光の高速性、広帯
域性、無訪導性等の特徴を充分に生かした光処理装置（
光情報処理システム、光交換システム等）が不可欠とな
る。
この種の装置実現には、一般の電気論理回路で用いられ
ていると同様な光論理機能ブロック、例、ｌ：、 光ゲ
−） （ＩＮＶＥＲＴＯＲ，ＯＲ，ＡＮＤ 。
ていると同様な光論理機能ブロック、例、ｌ：、 光ゲ
−） （ＩＮＶＥＲＴＯＲ，ＯＲ，ＡＮＤ 。
ＥＸＯＲ等）や光フリツプフロツプ回路、光シフトレジ
スタ回路、光カランタ等が構成されなければならない。
スタ回路、光カランタ等が構成されなければならない。
従来、これらの光論理機能ブロック（おいては、実用に
供されるものは見当らない。
供されるものは見当らない。
〈発明の目的〉
本発明は、以上を鑑み、小型で、集積化に適した実用的
な光シフトレジスタ回路を提供することＫある。
な光シフトレジスタ回路を提供することＫある。
〈発明の構成〉
本発明の元レジスタ回路は２つあり、その１つは、第１
入力端と第２入力端と出力端とを有するた構成となって
いる。また、もう１つは、第１入力端と第２入力端と出
力端とを有する２×１光スイッチと前記出力端からの光
出力を光入力とする光双安定素子とから成る光フリップ
フロップ回路を、光分岐器を介して複数個縦続接続し、
前記光分岐器の光フリツプフロツプ回路〈接続してｈな
い方の出力端を中間タップ出力端とした構成となってい
る。
入力端と第２入力端と出力端とを有するた構成となって
いる。また、もう１つは、第１入力端と第２入力端と出
力端とを有する２×１光スイッチと前記出力端からの光
出力を光入力とする光双安定素子とから成る光フリップ
フロップ回路を、光分岐器を介して複数個縦続接続し、
前記光分岐器の光フリツプフロツプ回路〈接続してｈな
い方の出力端を中間タップ出力端とした構成となってい
る。
〈実施例〉
次に１本発明について、図面を参照して、詳細に説明す
る。
る。
第１図は本発明の第一の実施例を示す光シフトレジスタ
回路である。本回路は光Ｄ ７ ＋ｊツブフロップ回路
１０１，１０２，１０３，１０４が縦属接続され。
回路である。本回路は光Ｄ ７ ＋ｊツブフロップ回路
１０１，１０２，１０３，１０４が縦属接続され。
各接続部には各光Ｄフリッグ７０ツブ段の光出力信号Ｌ
＊ −Ｌｔ −Ｌｓ 、Ｌ４を取シだすための方向性結
合器よりなる光分岐器Ｋｔ 、Ｋｔ −Ｋｓ 、 Ｋａ
よ多構成されている。
＊ −Ｌｔ −Ｌｓ 、Ｌ４を取シだすための方向性結
合器よりなる光分岐器Ｋｔ 、Ｋｔ −Ｋｓ 、 Ｋａ
よ多構成されている。
光シフトレジスタ回路動作の説明に先立りて。
光Ｄフリップフロップ回路の構成とその動作を説明する
。
。
第２図は本発明による元シフトレジスタ回路の基本ブロ
ックである光Ｄフリップフロップ回路で、方向性結合器
形光スイッチ８と光双安定素子９とが縦続接続されてい
る。方向性結合器形光スイッチ８は基板（ＬｉＮｂＱ、
、 ＧａＡｓ 、 ＩｎＰ等）上に形成された方向性
結合器７とｉｉ制御心極５，６より構成されている。制
御心極５，６へ電圧信号の印加により、該スイッチ８に
２つの状態を作ることができる。すなわち、入力端１か
らの光信号を出力端４へ、且つ入力端２からの光信号を
出力端３へ導通する状態（これをバー状態と呼ぶ）と入
力端１からの光信号を出力端３へ、且つ入力端２からの
元信号を出力端４へ導通する状態（これをクロス状態と
呼ぶ）である。光双安定素子９は、第７図に示すように
、光出力ｐｏｕｔが光入力Ｐｉｎの変化に対して履歴を
示し、ある入力強度の範囲（閾値Ｐ仏、と閾値ＰｔＭの
競闘）で、２つの安定な出力強度ＰＨとＰＬをとるもの
である。
ックである光Ｄフリップフロップ回路で、方向性結合器
形光スイッチ８と光双安定素子９とが縦続接続されてい
る。方向性結合器形光スイッチ８は基板（ＬｉＮｂＱ、
、 ＧａＡｓ 、 ＩｎＰ等）上に形成された方向性
結合器７とｉｉ制御心極５，６より構成されている。制
御心極５，６へ電圧信号の印加により、該スイッチ８に
２つの状態を作ることができる。すなわち、入力端１か
らの光信号を出力端４へ、且つ入力端２からの光信号を
出力端３へ導通する状態（これをバー状態と呼ぶ）と入
力端１からの光信号を出力端３へ、且つ入力端２からの
元信号を出力端４へ導通する状態（これをクロス状態と
呼ぶ）である。光双安定素子９は、第７図に示すように
、光出力ｐｏｕｔが光入力Ｐｉｎの変化に対して履歴を
示し、ある入力強度の範囲（閾値Ｐ仏、と閾値ＰｔＭの
競闘）で、２つの安定な出力強度ＰＨとＰＬをとるもの
である。
このような光双安定特性を有する素子の一例として、第
８図に示す光双安定半導体レーザが発表されている（電
子通信学会全国大会、＆９３７（１９８３））。
８図に示す光双安定半導体レーザが発表されている（電
子通信学会全国大会、＆９３７（１９８３））。
光双安定半導体レーザは、ファベリペロ共振器夏３７．
３８に平行に設けられたスリット３３によって電気的に
絶縁された２分割Ｐ８電極３１，３２を有している。各
１！極３１，３２への適切なバイアス電流Ｉ、、１．に
より、光入力ｐｉｎＹこ対する光出力ｐｏｕｔの関係に
、第７図に示すような光双安定特性をもたせることがで
きる。
３８に平行に設けられたスリット３３によって電気的に
絶縁された２分割Ｐ８電極３１，３２を有している。各
１！極３１，３２への適切なバイアス電流Ｉ、、１．に
より、光入力ｐｉｎＹこ対する光出力ｐｏｕｔの関係に
、第７図に示すような光双安定特性をもたせることがで
きる。
さて、本発明に使われている光Ｄフリップフロップ回路
の論理動作を第２図を参照して説明する。
の論理動作を第２図を参照して説明する。
光デジタルデータＬＤを入力端１へ、バイアス光ＬＢを
入力端２へ入力する、光デジタルデータＬＤの光振幅値
は、第５図に示すように、論理”０″状態では、零、論
理１１”状態ではＰＤでるる。
入力端２へ入力する、光デジタルデータＬＤの光振幅値
は、第５図に示すように、論理”０″状態では、零、論
理１１”状態ではＰＤでるる。
一方、バイアス光ＬＢは、第５図に示すように、光振幅
値が直流振幅値ＰＢをもつ直流光である。電気クロック
Ｅｃｔ−電極５と６とに印加して、光スィッチ８が制御
される。電気クロックＥＣが論理＠１”状態では光スィ
ッチ８をクロス状態に、論理”０”状態では、バー状態
に設定する。
値が直流振幅値ＰＢをもつ直流光である。電気クロック
Ｅｃｔ−電極５と６とに印加して、光スィッチ８が制御
される。電気クロックＥＣが論理＠１”状態では光スィ
ッチ８をクロス状態に、論理”０”状態では、バー状態
に設定する。
ここで、光スィッチ８は、クロス状Ｍ４Ｃおいて、その
結合度をα（≦１）となるように設計されている。従っ
て、心気クロックＥＣの論理状態に応じて光スィッチ８
の出力端３への光出力信号ＬＡＷは次のように求まる。
結合度をα（≦１）となるように設計されている。従っ
て、心気クロックＥＣの論理状態に応じて光スィッチ８
の出力端３への光出力信号ＬＡＷは次のように求まる。
電気クロックＥＣが論理＠０＃の状態では、光スィッチ
８はバー状態をとるので、光出力信号Ｌｓｗはバイアス
光ＬＢそのものとなフ、その光振幅値はＰＢとなる。一
方、電気クロックＥＣが論理”ｌ＃の状態では、光スィ
ッチ８はクロス状態をとるので、光ディジタルデータＬ
Ｄの論理状態に依存した光出力信号Ｌｓｗが得られる。
８はバー状態をとるので、光出力信号Ｌｓｗはバイアス
光ＬＢそのものとなフ、その光振幅値はＰＢとなる。一
方、電気クロックＥＣが論理”ｌ＃の状態では、光スィ
ッチ８はクロス状態をとるので、光ディジタルデータＬ
Ｄの論理状態に依存した光出力信号Ｌｓｗが得られる。
すなわち、光デジタルデータしＤが論理１１１状態のと
きは、バイアス光ＬＢの光振幅値ＰＲの一部αＰＢが出
力端４へ結合されそして、光デジタルデータＬＤの光振
幅値ＰＤの一部αＰＤが出力端３へ結合されるので、光
出力信号Ｌ８Ｗの光振幅値はＰＢ−αＰＢ＋αＰＤトな
る。一方、光デジタルデータＬＤが論理″０”状態のと
きは、光デジタルデータＬＤの光振幅値は零であるので
、光デジタルデータＬＤから出力端３への結合は無く、
バイアス光ＬＢの光振幅値ＰＢの一部αＰＢが出力端４
へ結合されるのみである。従りて、光出力信号ＬＩ９Ｗ
の光振幅値はＰ、−αＰＢとなる。
きは、バイアス光ＬＢの光振幅値ＰＲの一部αＰＢが出
力端４へ結合されそして、光デジタルデータＬＤの光振
幅値ＰＤの一部αＰＤが出力端３へ結合されるので、光
出力信号Ｌ８Ｗの光振幅値はＰＢ−αＰＢ＋αＰＤトな
る。一方、光デジタルデータＬＤが論理″０”状態のと
きは、光デジタルデータＬＤの光振幅値は零であるので
、光デジタルデータＬＤから出力端３への結合は無く、
バイアス光ＬＢの光振幅値ＰＢの一部αＰＢが出力端４
へ結合されるのみである。従りて、光出力信号ＬＩ９Ｗ
の光振幅値はＰ、−αＰＢとなる。
以上の真理値と光振幅値との関係を第６図にまとめて示
す、光振幅値ＰＢ−αＰＩＳ＋αＰＤを直流振幅値ＰＢ
よシ大になるように、結合度αと光振幅値ＰＤを選ぶと
、光出力信号Ｌ８ＷＫは、第５図に示すよう（、直流振
幅値ＰＢをもつベースラインＢと光振幅値ＰＢ−αＰＢ
＋αＰＢをもつ正極パルスＰと光振幅値Ｐ、−αＰＢを
もつ負極パルスＮが得られる。
す、光振幅値ＰＢ−αＰＩＳ＋αＰＤを直流振幅値ＰＢ
よシ大になるように、結合度αと光振幅値ＰＤを選ぶと
、光出力信号Ｌ８ＷＫは、第５図に示すよう（、直流振
幅値ＰＢをもつベースラインＢと光振幅値ＰＢ−αＰＢ
＋αＰＢをもつ正極パルスＰと光振幅値Ｐ、−αＰＢを
もつ負極パルスＮが得られる。
結局、光出力信号Ｌ３Ｗには、電気クロックＥｃが論理
”Ｏ”状態のときはベースラインＢが発生し、電気クロ
ックＥｃが論理°１”状態で且つ元デジタルデータＬＤ
が論理”１”状態のときは、正極パルスＰが発生し、そ
して電気クロックＥＣが論理＠１′状態で且つ光デジタ
ルデータＬＤが論理”０′″状態のときは、負極パルス
Ｎが発生するや次に、第２図にもどって、該光出力信号
Ｉ’ｓｗを光双安定素子９へ入力する。
”Ｏ”状態のときはベースラインＢが発生し、電気クロ
ックＥｃが論理°１”状態で且つ元デジタルデータＬＤ
が論理”１”状態のときは、正極パルスＰが発生し、そ
して電気クロックＥＣが論理＠１′状態で且つ光デジタ
ルデータＬＤが論理”０′″状態のときは、負極パルス
Ｎが発生するや次に、第２図にもどって、該光出力信号
Ｉ’ｓｗを光双安定素子９へ入力する。
光双安定素子９の特性と光出力信号Ｌｓｗの光岳幅値と
が第７図に示すように、Ｆｌ）式の関係を満たせば、光
双安定素子９は正極パルスＰで高い値ヘセットされ、負
極パルスＮで低い値ＰＬヘリセットされ、そしてベース
ラインＢ（バイアス光ＬＢ ）で、安定点Ｑ１かＱ、か
のいずれかにバイアスされ、低い値ＰＬ２＞Ａ高い値Ｐ
Ｈに保持される。この結果、出力光デジタルデータＬｏ
が第７図に示すように得られる。結局、出力光デジタル
データＬ。
が第７図に示すように、Ｆｌ）式の関係を満たせば、光
双安定素子９は正極パルスＰで高い値ヘセットされ、負
極パルスＮで低い値ＰＬヘリセットされ、そしてベース
ラインＢ（バイアス光ＬＢ ）で、安定点Ｑ１かＱ、か
のいずれかにバイアスされ、低い値ＰＬ２＞Ａ高い値Ｐ
Ｈに保持される。この結果、出力光デジタルデータＬｏ
が第７図に示すように得られる。結局、出力光デジタル
データＬ。
Ｋは、第５図の如く、光デジタルデータＬＤが電気クロ
ックｇｃの立上時Ｃｒ１ ｒ Ｃｒｔ ＋・・・・・・
く同期した光信号が得られる。従って、第２図の回路に
よって、光Ｄフリップ７０ツブ動作が実現される。
ックｇｃの立上時Ｃｒ１ ｒ Ｃｒｔ ＋・・・・・・
く同期した光信号が得られる。従って、第２図の回路に
よって、光Ｄフリップ７０ツブ動作が実現される。
さて、第１図にもどって、本発明の光シフトレジスタ回
路の動作を説明する。
路の動作を説明する。
上述した光Ｄフリップ７０ツブ回路を方向性結合器より
成る光分岐器Ｋｔ 、 Ｋｔ 、 Ｋｓ 、 Ｋ４を介
して縦属接続し、電気クロックＥＣを各光Ｄ７１Ｊツブ
フロッグ回路に共通に印加することで、ｔｓ１図にポス
４ｂｉｔ光シフトレジスタ回路が実現される。
成る光分岐器Ｋｔ 、 Ｋｔ 、 Ｋｓ 、 Ｋ４を介
して縦属接続し、電気クロックＥＣを各光Ｄ７１Ｊツブ
フロッグ回路に共通に印加することで、ｔｓ１図にポス
４ｂｉｔ光シフトレジスタ回路が実現される。
各党Ｄ７リツプフロツプ段の光出力信号Ｌ’６１ ｙＬ
Ｉｂｔ ｙ Ｌ’ｊ３は、上述の如く、次段の光Ｄフリ
ップ７０ツブ１０２，１０３，１０４に！す、電気りａ
ｙりＥｃの立上時に同期される。
Ｉｂｔ ｙ Ｌ’ｊ３は、上述の如く、次段の光Ｄフリ
ップ７０ツブ１０２，１０３，１０４に！す、電気りａ
ｙりＥｃの立上時に同期される。
従って、光分岐器に＊ 、 Ｋｔ −Ｋｓ 、に４から
の光出力信号Ｌｎ 、 Ｌｔ 、 Ｌｓ 、Ｌ４には、
第９図に示すように、光デジタルデータＬＤに対して、
１ｂｉｔ遅延、ｚｂｉｔ遅延、３ｂｉｔ遅延、４ｂｉｔ
遅延の光出力信号が各々得られる。
の光出力信号Ｌｎ 、 Ｌｔ 、 Ｌｓ 、Ｌ４には、
第９図に示すように、光デジタルデータＬＤに対して、
１ｂｉｔ遅延、ｚｂｉｔ遅延、３ｂｉｔ遅延、４ｂｉｔ
遅延の光出力信号が各々得られる。
以上は光分岐器を介して光フリッグ７０ッグ回路を接続
した列であるが、光分岐器を除外してフリップフロップ
回１烙を直妾接続してもよい、しかし、この場合は最終
段からしか出刃は得られない。
した列であるが、光分岐器を除外してフリップフロップ
回１烙を直妾接続してもよい、しかし、この場合は最終
段からしか出刃は得られない。
これは以下に示す第二の実施列についても同じことが言
える。
える。
次に、第二の実施例について説明する６第３図は本発明
の第二の実施列を示す光シフトレジスタ回路であ゛る。
の第二の実施列を示す光シフトレジスタ回路であ゛る。
第一の実施例と同様に、光Ｄフリップフロップ回路１０
１，１０２，１０３，１０４を分岐器Ｋｓ 、 Ｋｔ
、Ｋｓ −Ｋａを介して縦属接続し九ものである。喀−
の実施例と異る点は、光Ｄフリップフロップ回路を構成
する光スィッチとして、第４図に示すように、交差導波
路形光スイッチ８パ を使っていることである。
１，１０２，１０３，１０４を分岐器Ｋｓ 、 Ｋｔ
、Ｋｓ −Ｋａを介して縦属接続し九ものである。喀−
の実施例と異る点は、光Ｄフリップフロップ回路を構成
する光スィッチとして、第４図に示すように、交差導波
路形光スイッチ８パ を使っていることである。
従って、ここでは、交差導波路形光スイッチ８′を使っ
た光Ｄフリップフロップ回路の動作のみを、第４図を参
照して説明する゛。交差導波路形光スイッチ８′は基板
（ＬｔＮｂＯｓ ＃ ＧａＡｓ ｙ ＩｎＰ等）に形成
された交差導波路１０と制御電極５，６よシ構成される
。制御電極５．６へ印加される電気クロックＥＣが論理
”０２状態のときは、入力端１の光デジタルデータＬＤ
は出力端４へ、入力端２のバイアス光り、は出力端３へ
接続される。従って、光出力信号Ｌｓｗは、バイアス光
ＬＢそのものとなる。
た光Ｄフリップフロップ回路の動作のみを、第４図を参
照して説明する゛。交差導波路形光スイッチ８′は基板
（ＬｔＮｂＯｓ ＃ ＧａＡｓ ｙ ＩｎＰ等）に形成
された交差導波路１０と制御電極５，６よシ構成される
。制御電極５．６へ印加される電気クロックＥＣが論理
”０２状態のときは、入力端１の光デジタルデータＬＤ
は出力端４へ、入力端２のバイアス光り、は出力端３へ
接続される。従って、光出力信号Ｌｓｗは、バイアス光
ＬＢそのものとなる。
一方、制御電極５，６へ印加される電気クロックＥＣが
論理１１”状態のときは、制御電極５と６間の導波路の
屈折率が小さくな夛、バイアス光ＬＢの光撮幅値ＰＢの
一部αＰＢが出力端４へ結合され、残シの光蚕幅（［Ｐ
Ｂ−αＰＢが出力端３へ出力される。
論理１１”状態のときは、制御電極５と６間の導波路の
屈折率が小さくな夛、バイアス光ＬＢの光撮幅値ＰＢの
一部αＰＢが出力端４へ結合され、残シの光蚕幅（［Ｐ
Ｂ−αＰＢが出力端３へ出力される。
更に出力端３には、光デジタルデータＬｏ Ｚ＞”論理
″１”状態では、その光振喝値ＰＤの一部αＰＤが出力
され、光デジタルデータＬＤが論理＠Ｏ”状態では、何
も出力されない。ここで、該光スィッチ８の結合度はα
（≦１）になるように設計されている。
″１”状態では、その光振喝値ＰＤの一部αＰＤが出力
され、光デジタルデータＬＤが論理＠Ｏ”状態では、何
も出力されない。ここで、該光スィッチ８の結合度はα
（≦１）になるように設計されている。
以上によって、第一の実施例と同様にベースラインＢを
中間値とした正極パルスＰと負囁パルスＮとをもつ光出
力信号Ｌｔｓｗが得られる。該光出力信号ＬＡＷを光双
安定素子９へ入力すれば、光デジタルデータＬＤが電気
クロックＥＣに同期された出力光デジタルデータＬ。を
得ることができる。
中間値とした正極パルスＰと負囁パルスＮとをもつ光出
力信号Ｌｔｓｗが得られる。該光出力信号ＬＡＷを光双
安定素子９へ入力すれば、光デジタルデータＬＤが電気
クロックＥＣに同期された出力光デジタルデータＬ。を
得ることができる。
従って、第４図は光Ｄフリップフロップとして動作でき
ることが明らかになっ之。光Ｄフリップフロップ回路を
縦続接続すれば、第一の実施列と１１５１１第３図は元
シフトレジスタ回路として動作する。
ることが明らかになっ之。光Ｄフリップフロップ回路を
縦続接続すれば、第一の実施列と１１５１１第３図は元
シフトレジスタ回路として動作する。
以上、第一の実施例及び第二のＡ施例の説明において、
元スイッチと光双安定素子と光分岐器は個別の部品とし
て取扱ったが、これらの１能を１枚の基板上で集積化す
れば、小型で経済的な元シフトレジスタ回路が実現でき
ることは自明である。
元スイッチと光双安定素子と光分岐器は個別の部品とし
て取扱ったが、これらの１能を１枚の基板上で集積化す
れば、小型で経済的な元シフトレジスタ回路が実現でき
ることは自明である。
また１以上の説明で、光スィッチとして、方向性結合形
光スイッチと交差導波路形光スイッチを。
光スイッチと交差導波路形光スイッチを。
光双安定素子として光双安定半導体レーザを、光分岐器
として方向性結合器を列にしたが、これらに限定される
ことなく、上記説明の機能を満足するものであれば、本
発明の光シフトレジスタ回路が実現されることも自明で
ある６ 更に、以上の実施列では、４ｂｉｔ光シフトレジスタを
例にとって説明したが、これに制限されることなく、該
光Ｄフリップフロップ回路を任意多数個縦続接続すれば
、多数ｂｉｔの光シフトレジスタ回路を実現できるのも
明らかである。
として方向性結合器を列にしたが、これらに限定される
ことなく、上記説明の機能を満足するものであれば、本
発明の光シフトレジスタ回路が実現されることも自明で
ある６ 更に、以上の実施列では、４ｂｉｔ光シフトレジスタを
例にとって説明したが、これに制限されることなく、該
光Ｄフリップフロップ回路を任意多数個縦続接続すれば
、多数ｂｉｔの光シフトレジスタ回路を実現できるのも
明らかである。
〈発明の効果〉゛
以上説明し念ように、光スィッチと光双安定素子よ構成
る光Ｄフリップフロップを基本回路として、小型で集積
化に適した実用的な光シフトレジスタ回路が実現され友
ので、伝送されて来た元デジタルデータを光のままでデ
ジタル演算処理が可能となり、高速光情報処理システム
、光交換システム、光コンビエータ構築のために大きな
貢献を与える。
る光Ｄフリップフロップを基本回路として、小型で集積
化に適した実用的な光シフトレジスタ回路が実現され友
ので、伝送されて来た元デジタルデータを光のままでデ
ジタル演算処理が可能となり、高速光情報処理システム
、光交換システム、光コンビエータ構築のために大きな
貢献を与える。
第１図は本発明の第一の実施例の光シフトレジスタ回路
図。 第２図は第一の実施例の光シフトレジスタ回路を構成す
る光Ｄフリップ７０ツブ回路図、 。 第３図は本発明の第二の実施例の光シフトレジスタ回路
図、 第４図は第二の実施例の元シフトレジスタ回路を購成す
る元Ｄフリップフロップ回路図、第５図は光Ｄ７’Ｊツ
ブフロップ回路の各部の論理波形図、 第６図は元スイッチの真理値表、 第７図は光双安定素子の特性とそれへの光入力信号Ｌｓ
ｗと出刃光デジタルデータＬ。との関係図、第８図は光
双安定半導体レーザの概要図、第９図は光シフトレジス
タ回路のタイミングチャートである。 １０１．１０２，１０３，１０４・・・光Ｄフリッグフ
ロップ回路 ８・−・元スイッチ、 ９・・・光双安定素子ＬＤ・
・・光デジタルデータ。 ＥＣ・・・電気クロック、Ｌ８・・・バイアス光。 ４ｊ４ 亭 ７ 図 ｐｏｕｔ 半 ８ 図 Ｐｏｕｔ３７ ７９図
図。 第２図は第一の実施例の光シフトレジスタ回路を構成す
る光Ｄフリップ７０ツブ回路図、 。 第３図は本発明の第二の実施例の光シフトレジスタ回路
図、 第４図は第二の実施例の元シフトレジスタ回路を購成す
る元Ｄフリップフロップ回路図、第５図は光Ｄ７’Ｊツ
ブフロップ回路の各部の論理波形図、 第６図は元スイッチの真理値表、 第７図は光双安定素子の特性とそれへの光入力信号Ｌｓ
ｗと出刃光デジタルデータＬ。との関係図、第８図は光
双安定半導体レーザの概要図、第９図は光シフトレジス
タ回路のタイミングチャートである。 １０１．１０２，１０３，１０４・・・光Ｄフリッグフ
ロップ回路 ８・−・元スイッチ、 ９・・・光双安定素子ＬＤ・
・・光デジタルデータ。 ＥＣ・・・電気クロック、Ｌ８・・・バイアス光。 ４ｊ４ 亭 ７ 図 ｐｏｕｔ 半 ８ 図 Ｐｏｕｔ３７ ７９図
Claims (2)
- （１）第１入力端と第２入力端と出力端とを有する２×
１光スイッチと前記出力端よりの光出力を光入力とする
光双安定素とから成る光フリップフロップ回路を、光双
安定素子からの光出力を次段の第１入力端に入力するよ
うにして複数個縦続接続したことを特徴とする光シフト
レジスタ回路。 - （２）第１入力端と第２入力端と出力端とを有する２×
１光スイッチと前記出力端からの光出力を光入力とする
光双安定素子とから成る光フリップフロップ回路を、光
分岐器を介して複数個縦続接続し、前記光分岐器の光フ
リップフロップ回路に接続していない方の出力端を中間
タップ出力端としたことを特徴とする光シフトレジスタ
回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59234539A JPH0648599B2 (ja) | 1984-11-07 | 1984-11-07 | 光シフトレジスタ回路 |
| US06/795,814 US4761060A (en) | 1984-11-07 | 1985-11-07 | Optical delay type flipflop and shift register using it |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59234539A JPH0648599B2 (ja) | 1984-11-07 | 1984-11-07 | 光シフトレジスタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61113199A true JPS61113199A (ja) | 1986-05-31 |
| JPH0648599B2 JPH0648599B2 (ja) | 1994-06-22 |
Family
ID=16972608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59234539A Expired - Fee Related JPH0648599B2 (ja) | 1984-11-07 | 1984-11-07 | 光シフトレジスタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0648599B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01191126A (ja) * | 1988-01-27 | 1989-08-01 | Nec Corp | 光時間スイッチ |
| JP2003337355A (ja) * | 2002-03-12 | 2003-11-28 | Japan Science & Technology Corp | 双安定半導体レーザを用いた超高速光メモリー方法及びその装置 |
| JP2019039941A (ja) * | 2017-08-22 | 2019-03-14 | 日本電信電話株式会社 | 光演算器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5892287A (ja) * | 1981-11-27 | 1983-06-01 | Fujitsu Ltd | 光ｒｓフリツプ・フロツプ回路装置 |
| JPS5897994A (ja) * | 1981-12-08 | 1983-06-10 | Nippon Telegr & Teleph Corp <Ntt> | 交換用スイツチ |
-
1984
- 1984-11-07 JP JP59234539A patent/JPH0648599B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5892287A (ja) * | 1981-11-27 | 1983-06-01 | Fujitsu Ltd | 光ｒｓフリツプ・フロツプ回路装置 |
| JPS5897994A (ja) * | 1981-12-08 | 1983-06-10 | Nippon Telegr & Teleph Corp <Ntt> | 交換用スイツチ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01191126A (ja) * | 1988-01-27 | 1989-08-01 | Nec Corp | 光時間スイッチ |
| JP2003337355A (ja) * | 2002-03-12 | 2003-11-28 | Japan Science & Technology Corp | 双安定半導体レーザを用いた超高速光メモリー方法及びその装置 |
| JP2019039941A (ja) * | 2017-08-22 | 2019-03-14 | 日本電信電話株式会社 | 光演算器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0648599B2 (ja) | 1994-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4761060A (en) | Optical delay type flipflop and shift register using it | |
| JPH0230491B2 (ja) | ||
| JPH0648599B2 (ja) | 光シフトレジスタ回路 | |
| JPS623231A (ja) | 光信号シフト回路 | |
| KR20040043291A (ko) | 직교신호 발생기를 이용한 선택적 결합기형 디지털위상변위기 | |
| JPS61259235A (ja) | 光シフトレジスタ回路 | |
| JPS61113037A (ja) | 光ｄフリツプフロツプ回路 | |
| JPH0546640B2 (ja) | ||
| JPH10233607A (ja) | 方向性結合器 | |
| US6483614B1 (en) | Coupler-based programmable phase logic device | |
| JPS6076722A (ja) | マトリクス光スイツチ | |
| JP2768997B2 (ja) | 光信号処理装置 | |
| US7088170B2 (en) | Multiplexer and demultiplexer | |
| JPS62139530A (ja) | 光ｔフリツプフロツプ回路 | |
| JPS6350193A (ja) | 光スイツチマトリクス | |
| US7567737B2 (en) | Variable light signal delay apparatus, and variable light signal delay system using the same | |
| JPS63146024A (ja) | 光可変分岐回路 | |
| JPS61113315A (ja) | 光ｄフリツプフロツプ回路 | |
| JPS62139529A (ja) | 光ｓ−ｒフリツプフロツプ回路 | |
| JP2935267B2 (ja) | 光信号処理装置 | |
| CN118971988A (zh) | 高速时间相位编码装置、方法及量子通信系统 | |
| JPS63217330A (ja) | 光スイツチ | |
| JPH0422052B2 (ja) | ||
| JPS59164532A (ja) | 光ロジカル・オシレ−タ回路 | |
| JP2575023B2 (ja) | スイツチマトリクス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |