JPS61116975A - パルス電源回路 - Google Patents
パルス電源回路Info
- Publication number
- JPS61116975A JPS61116975A JP23501584A JP23501584A JPS61116975A JP S61116975 A JPS61116975 A JP S61116975A JP 23501584 A JP23501584 A JP 23501584A JP 23501584 A JP23501584 A JP 23501584A JP S61116975 A JPS61116975 A JP S61116975A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- amplifier
- positive
- negative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 241000981595 Zoysia japonica Species 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- QXAITBQSYVNQDR-UHFFFAOYSA-N amitraz Chemical compound C=1C=C(C)C=C(C)C=1N=CN(C)C=NC1=CC=C(C)C=C1C QXAITBQSYVNQDR-UHFFFAOYSA-N 0.000 description 1
- 238000009412 basement excavation Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Generation Of Surge Voltage And Current (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、デユーティ−可変方式のパルス電、源回路に
関するものである。
関するものである。
従来のパルスを源回路にはデユーティー一定で周弦数を
可変する周波数可変方式と、周波数を一定にしてデユー
ティ−を可変するチューティー可変方式が却られている
。
可変する周波数可変方式と、周波数を一定にしてデユー
ティ−を可変するチューティー可変方式が却られている
。
Ｗ、４図はそのうち後右のデユーティ−可変方式の具体
例を示すもので、１は基準電圧源、２は発掘回路、３は
エラーアンプ、４は比較器、５はフリツプフロツプ、６
，７はＮＯＲケート、８はスイッチング回路、９は全ｅ
、整ｔＩｒｔ、１ｇ路である。またＱ！、Ｑ２はトラン
ジスタ、ｆ）１〜Ｄ４はダイオード、Ｔはトランス、Ｃ
Ｉ、Ｃ２はコンデンサ、Ｒ１−１３は抵抗、ＶＲはホリ
ューム、十Ｂはｔ源である。
例を示すもので、１は基準電圧源、２は発掘回路、３は
エラーアンプ、４は比較器、５はフリツプフロツプ、６
，７はＮＯＲケート、８はスイッチング回路、９は全ｅ
、整ｔＩｒｔ、１ｇ路である。またＱ！、Ｑ２はトラン
ジスタ、ｆ）１〜Ｄ４はダイオード、Ｔはトランス、Ｃ
Ｉ、Ｃ２はコンデンサ、Ｒ１−１３は抵抗、ＶＲはホリ
ューム、十Ｂはｔ源である。
以上の構成において、トランスＴの２次側に出力され全
波整流回路９のプラス端子から出力８４た電圧はボリュ
ームＶＲ１抵抗Ｒ３を経て接地さね、このうち抵抗Ｒ３
によって分圧２−わた分がアーンプ３のマイナス端子に
加えらハ、基準電圧源１からの基準１圧と共に増幅され
る。
波整流回路９のプラス端子から出力８４た電圧はボリュ
ームＶＲ１抵抗Ｒ３を経て接地さね、このうち抵抗Ｒ３
によって分圧２−わた分がアーンプ３のマイナス端子に
加えらハ、基準電圧源１からの基準１圧と共に増幅され
る。
アンプ３からは内入力端子の差電圧が出力され、こねは
発振回路２からののこざり波１圧と共に比較器４に加え
らねる。またのこさ゛り波電圧はフリップフロップ５に
加えられ、フリップ７０ツブ５からの出力、上記発振回
路２および比較器４からの出力は共にＮＯＲゲート６又
は７に加えらねる。
発振回路２からののこざり波１圧と共に比較器４に加え
らねる。またのこさ゛り波電圧はフリップフロップ５に
加えられ、フリップ７０ツブ５からの出力、上記発振回
路２および比較器４からの出力は共にＮＯＲゲート６又
は７に加えらねる。
ＮＯＲゲート６の出力はトランジスタＱｓに加えられ、
ＮＯＲゲート７の出力はトランジスタＱ２に加えられる
。
ＮＯＲゲート７の出力はトランジスタＱ２に加えられる
。
これによってスイッチングのデユーティ−が可変さね、
２次側の１圧が一定となるように！ＩＪ Ｈさねる。
２次側の１圧が一定となるように！ＩＪ Ｈさねる。
ところでこの方式においては、第５図のように２次均圧
ン止の中波の時にはプラス側に出たリップルンデューテ
イーを可変させて抑える（補償する）ようＫｓ（が、負
の中波の時には第５図のようにプラス側にはリップルが
生じないためデユーティ−可変は行わねず、マイナス側
のリップルは補償さねないことになる。
ン止の中波の時にはプラス側に出たリップルンデューテ
イーを可変させて抑える（補償する）ようＫｓ（が、負
の中波の時には第５図のようにプラス側にはリップルが
生じないためデユーティ−可変は行わねず、マイナス側
のリップルは補償さねないことになる。
このため低周波数（、１０〜５０Ｈｚ）の再生において
負の中波のダイナミックレンジが着るしく低下する欠点
が生じ１こ。
負の中波のダイナミックレンジが着るしく低下する欠点
が生じ１こ。
本発明は以上の観点からなされ−もので、ダイナミック
レンジの低下火防止−ｆるようにし１．Ｈパルスミｌ源
回路欠提供すること７目的とするものである。
レンジの低下火防止−ｆるようにし１．Ｈパルスミｌ源
回路欠提供すること７目的とするものである。
この目的を達成するために本発明は、整流回路にこの整
流回路のプラス出力電圧およびマイナス出刃電圧耐各々
入力とてる減算回路７徽続し、減算回路から上記プラス
出力電圧とマイナス出力電圧との差電圧を一定とする出
力電圧を得るように構成したパルスｔＩｉ源回路な提供
するものである。
流回路のプラス出力電圧およびマイナス出刃電圧耐各々
入力とてる減算回路７徽続し、減算回路から上記プラス
出力電圧とマイナス出力電圧との差電圧を一定とする出
力電圧を得るように構成したパルスｔＩｉ源回路な提供
するものである。
上記のような構成によれば、整流回路から出刃されるプ
ラスおよびマイナス出力１圧の麦１圧は一定となるよう
にチューディー可変が行われるので、マイナス側のリッ
プルの＠慣７行なうことができる。
ラスおよびマイナス出力１圧の麦１圧は一定となるよう
にチューディー可変が行われるので、マイナス側のリッ
プルの＠慣７行なうことができる。
第１図は本発明実施例によるパルス電源回路を示すもの
で第２図と同一部分は同−査号で示し、ＩＯは減算回路
で減算アンプ１１および抵抗也＋ Ｒ’４ ＋Ｒｓ
＋ Ｒ’ｓ ｖｃよって構成される。
で第２図と同一部分は同−査号で示し、ＩＯは減算回路
で減算アンプ１１および抵抗也＋ Ｒ’４ ＋Ｒｓ
＋ Ｒ’ｓ ｖｃよって構成される。
上記減算アンプ１１は整流回路９のプラスおよびマイナ
ス出力を圧が各々入力さね、各入力端子には同一値の抵
抗Ｒ４とＲ′４が接続される。またその一方の入力端子
＜ｍ）と接地間および他方の入力端子（ｅ）と出力端子
間には各々同一値の抵抗Ｒ５とＲ′５が接続される。
ス出力を圧が各々入力さね、各入力端子には同一値の抵
抗Ｒ４とＲ′４が接続される。またその一方の入力端子
＜ｍ）と接地間および他方の入力端子（ｅ）と出力端子
間には各々同一値の抵抗Ｒ５とＲ′５が接続される。
上記＆算回路■０の等他回路は第２図のように示すこと
ができる。ｅｌ、ｅ２は各々上記整流回路９からのマイ
ナス出力鶏５圧およびプラス出力１圧、ｅ３はプラス端
子におＩ’ｊる入力電圧、ｅＱは出力電圧である。
ができる。ｅｌ、ｅ２は各々上記整流回路９からのマイ
ナス出力鶏５圧およびプラス出力１圧、ｅ３はプラス端
子におＩ’ｊる入力電圧、ｅＱは出力電圧である。
第５図の等他回路から次のような各式ン纏ぎｍ１ことか
できる。
できる。
ｅ３＝６２ ・−・（１）
Ｒ１＋ Ｒ２
ｅＯ−ｅ３ ＝ Ｒ２Ｉ ・（２）ｅ３
ｅｌ ＝ＲＩＩ ”−（３）上記（２
）、 （３）式から →ｅ□Ｒ１＋ｅｔＲｚ＝（Ｒｔ十Ｒｚ）ｅ３・・−（４
）また、上記（１）、 （４）式から 丁なわち、上記（５）式から明らかなように減算回路Ｉ
Ｏからは前記プラスおよびマイナス出力電圧の差電圧（
ｅ２ｅｌ）がＲ２／Ｒ１倍された出力電圧ｅＱが鞠られ
ることン示している。したがってごの出力電圧ｅＯｔエ
ラーアンプ３に加えることにより、２次側出力電圧のプ
ラスおよびマイナスの差電圧を第３図のように一定に保
持することかでき、プラス側と同様にマイナススｌｌｌ
［対してもリップル補償を行なわせることができる。
ｅｌ ＝ＲＩＩ ”−（３）上記（２
）、 （３）式から →ｅ□Ｒ１＋ｅｔＲｚ＝（Ｒｔ十Ｒｚ）ｅ３・・−（４
）また、上記（１）、 （４）式から 丁なわち、上記（５）式から明らかなように減算回路Ｉ
Ｏからは前記プラスおよびマイナス出力電圧の差電圧（
ｅ２ｅｌ）がＲ２／Ｒ１倍された出力電圧ｅＱが鞠られ
ることン示している。したがってごの出力電圧ｅＯｔエ
ラーアンプ３に加えることにより、２次側出力電圧のプ
ラスおよびマイナスの差電圧を第３図のように一定に保
持することかでき、プラス側と同様にマイナススｌｌｌ
［対してもリップル補償を行なわせることができる。
以上説明して明らかなように本発明によりば、整流回路
にこの整流回路のプラス出力電圧およびマイナス出力電
圧ケ各々入力とするｇ算回路ン接続し、減算回路から上
記プラス出力１圧とマイナス１圧との差電圧を一定とす
る出力１圧ｙａｌ−得るように構成し定ものであるから
、負の中波におけるリップル補償が行なえダイナミック
レンジの低下７ｖＪ止することができる。
にこの整流回路のプラス出力電圧およびマイナス出力電
圧ケ各々入力とするｇ算回路ン接続し、減算回路から上
記プラス出力１圧とマイナス１圧との差電圧を一定とす
る出力１圧ｙａｌ−得るように構成し定ものであるから
、負の中波におけるリップル補償が行なえダイナミック
レンジの低下７ｖＪ止することができる。
本発明により低周波数まで電圧変動を補償することがで
きるので性能の良いパルス１電源回路を得ることかでき
る。
きるので性能の良いパルス１電源回路を得ることかでき
る。
第１図、第２図および第４図は従来および本発明実施例
を示す回路図、第３図および第５図は従来および本発明
ン説明するための改形図である。 １・・・基ａｔ圧源、２・・・発振回路、３・・・エラ
ーアンプ、４・・・比較器、５・・・フリップフロップ
、６゜ｂ ７・・・ＮＯＲゲート、８・・・スイッチ
ング回路、９・・・Ｊ 全ｌＥＬ釡流回路、ｌＯ・・・減算回路、 １１・・・
轍丼アンプ。 Ｒ１−Ｒ５・・−抵抗、ＣＩｙＣ２・・・コンデンサ、
ＶＲ・・・ボリューム、Ｄ１〜Ｄ４・・・ダイオード、
Ｑｌ、Ｑ２・・−トランジスタ、Ｔ・・・トランス。 特許出願人 タラリオン株式会社 第１図 第４図 第５図 一一−Ｊλ− 手続補正書 昭和印年 １月７７日 特許庁長官 志 賀 字 、邸へ１、事件の
表示 “１５９１脣許願 第２３５０１５号 ３、 補正をする者 事件との関係 特許出願人 住所 名 称 （１４８） クラリオン株式会社４、代理人
〒１０５ 住 所 東京都港区芝３丁目２番１４号芝三丁目ビル
５、補正の対象 明和査の発明の詳細な説明及び図面 （１７本願ａＡ軸書第５員第３行Ｆ第４図」奮「第２図
」に補正する。 （２１１１！ＩＪ頁第１７行乃至第６頁第８行を下記の
迫り補正する。 ［第５図の等価回路から次のような各式ン等き出すこと
ができる。 。−ｅ ＝Ｒｓ Ｉ ”°（２１ｅ
３ ｅ １ ” Ｒ４Ｉ ”’
（３１上記（２）、（３）式から 叫ｅ 。Ｒ４＋ｅ Ｉ Ｒ５” （Ｒ４十１５ ） ｅ
３ ”−（４１ここでＲ４＝ Ｒ４Ｒ５＝ Ｒ５ また、上記（１１，＋４１式か・ら ｅＯＲ４＋ ｅＩＲ５＝＝ Ｒｓｅｚ （３）第６頁第１１行ｒＲ２／Ｒ，ＪをｒＲ５／Ｒ４Ｊ
に補正する。 （４） 第１図及び第４図？別紙の辿り補正する。 第１図 第４図
を示す回路図、第３図および第５図は従来および本発明
ン説明するための改形図である。 １・・・基ａｔ圧源、２・・・発振回路、３・・・エラ
ーアンプ、４・・・比較器、５・・・フリップフロップ
、６゜ｂ ７・・・ＮＯＲゲート、８・・・スイッチ
ング回路、９・・・Ｊ 全ｌＥＬ釡流回路、ｌＯ・・・減算回路、 １１・・・
轍丼アンプ。 Ｒ１−Ｒ５・・−抵抗、ＣＩｙＣ２・・・コンデンサ、
ＶＲ・・・ボリューム、Ｄ１〜Ｄ４・・・ダイオード、
Ｑｌ、Ｑ２・・−トランジスタ、Ｔ・・・トランス。 特許出願人 タラリオン株式会社 第１図 第４図 第５図 一一−Ｊλ− 手続補正書 昭和印年 １月７７日 特許庁長官 志 賀 字 、邸へ１、事件の
表示 “１５９１脣許願 第２３５０１５号 ３、 補正をする者 事件との関係 特許出願人 住所 名 称 （１４８） クラリオン株式会社４、代理人
〒１０５ 住 所 東京都港区芝３丁目２番１４号芝三丁目ビル
５、補正の対象 明和査の発明の詳細な説明及び図面 （１７本願ａＡ軸書第５員第３行Ｆ第４図」奮「第２図
」に補正する。 （２１１１！ＩＪ頁第１７行乃至第６頁第８行を下記の
迫り補正する。 ［第５図の等価回路から次のような各式ン等き出すこと
ができる。 。−ｅ ＝Ｒｓ Ｉ ”°（２１ｅ
３ ｅ １ ” Ｒ４Ｉ ”’
（３１上記（２）、（３）式から 叫ｅ 。Ｒ４＋ｅ Ｉ Ｒ５” （Ｒ４十１５ ） ｅ
３ ”−（４１ここでＲ４＝ Ｒ４Ｒ５＝ Ｒ５ また、上記（１１，＋４１式か・ら ｅＯＲ４＋ ｅＩＲ５＝＝ Ｒｓｅｚ （３）第６頁第１１行ｒＲ２／Ｒ，ＪをｒＲ５／Ｒ４Ｊ
に補正する。 （４） 第１図及び第４図？別紙の辿り補正する。 第１図 第４図
Claims (1)
- 【特許請求の範囲】 １、整流回路にこの整流回路のプラス出力電圧およびマ
イナス出力電圧を各々入力とする減算回路から上記プラ
ス出力電圧とマイナス出力電圧との差電圧を一定とする
出力電圧を得るように構成したことを特徴とするパルス
電源回路。 ２、上記減算回路がプラスおよびマイナス出力電圧を各
々入力とする減算アンプと、減算アンプの各入力端子に
接続された同一値の２つの第１の抵抗と、減算アンプの
一方の入力端子と接地間および他方の入力端子と出力端
子間に各々接続された同一値の２つの第２の抵抗とを含
むことを特徴とする特許請求の範囲第１項記載のパルス
電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23501584A JPS61116975A (ja) | 1984-11-09 | 1984-11-09 | パルス電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23501584A JPS61116975A (ja) | 1984-11-09 | 1984-11-09 | パルス電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61116975A true JPS61116975A (ja) | 1986-06-04 |
Family
ID=16979807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23501584A Pending JPS61116975A (ja) | 1984-11-09 | 1984-11-09 | パルス電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61116975A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5510348B2 (ja) * | 1976-12-27 | 1980-03-15 |
-
1984
- 1984-11-09 JP JP23501584A patent/JPS61116975A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5510348B2 (ja) * | 1976-12-27 | 1980-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3600663A (en) | Voltage regulated power supply having low ripple factor | |
| JPH09130163A (ja) | オフセット除去回路 | |
| JPS61116975A (ja) | パルス電源回路 | |
| US4521741A (en) | Impedance transformer circuit | |
| US4283683A (en) | Audio bridge circuit | |
| JPH0232585B2 (ja) | ||
| US4906915A (en) | Voltage to absolute value current converter | |
| JPH04223707A (ja) | 電子装置用差分出力段 | |
| JPH0347006B2 (ja) | ||
| JPS6098771A (ja) | 同期分離回路 | |
| JPH0321054Y2 (ja) | ||
| JPS5950604A (ja) | 発振回路 | |
| JPS58113117U (ja) | 高圧電源 | |
| KR0165273B1 (ko) | 정전압 발생회로 | |
| JPH0650045Y2 (ja) | 直流交流加算回路 | |
| JPS59202712A (ja) | 電源雑音除去回路 | |
| JPH0526363B2 (ja) | ||
| JPS63217807A (ja) | 真空管式直流増幅器 | |
| SU1376228A1 (ru) | Преобразователь частоты | |
| JPS60250419A (ja) | 定電圧電源回路 | |
| JPS58109316U (ja) | 二逓倍装置 | |
| JP3102589B2 (ja) | 昇圧回路 | |
| JPH0218597Y2 (ja) | ||
| JPS5917714A (ja) | 振幅制限回路 | |
| JPH03123212A (ja) | Ａｇｃ回路 |