JPS61120205A - 工程歩進処理方式 - Google Patents
工程歩進処理方式Info
- Publication number
- JPS61120205A JPS61120205A JP24074384A JP24074384A JPS61120205A JP S61120205 A JPS61120205 A JP S61120205A JP 24074384 A JP24074384 A JP 24074384A JP 24074384 A JP24074384 A JP 24074384A JP S61120205 A JPS61120205 A JP S61120205A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- unit
- processing method
- steps
- condition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Program control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はコントローラの工程歩進処理方式に係り、特に
動作主体の工程形成および演算処理を単位ステップ内で
行なうに好適な工程歩進処理方式〔発明の背景〕 プロセス制御等を行なうコントローラにおいて、自動制
御を行なう場合、制御方式にて分類すると下記方式があ
る。
動作主体の工程形成および演算処理を単位ステップ内で
行なうに好適な工程歩進処理方式〔発明の背景〕 プロセス制御等を行なうコントローラにおいて、自動制
御を行なう場合、制御方式にて分類すると下記方式があ
る。
（１）、ループ制御・・・アナログ計器等の閉ループに
よる制御方式。
よる制御方式。
（２） シーケンス制御・・・ラダーシーケンス、プ
ール代数表現、コード化に数値演算を含む処理方式。
ール代数表現、コード化に数値演算を含む処理方式。
（３）工程歩進等の特殊言語、テーブル記述による処理
方式。
方式。
ここで、工程歩進等の特殊言語、テーブル記述による処
理は、Ｆ” Ｉ Ｆ （Ｆｉｌ ｌ Ｉｎ ｔｈｅ Ｆ
ｏｒｍｓ ）に代表される穴埋め記述・処理であり、Ｐ
ＩＦで作成したテーブルをコントローラに記憶させ処理
を行なわせるものである。
理は、Ｆ” Ｉ Ｆ （Ｆｉｌ ｌ Ｉｎ ｔｈｅ Ｆ
ｏｒｍｓ ）に代表される穴埋め記述・処理であり、Ｐ
ＩＦで作成したテーブルをコントローラに記憶させ処理
を行なわせるものである。
従来の工程歩進処理方式の処理フローチャートを第２図
に示す。工程歩進方式は従来のビンホードに基づく処理
方式に基づいているため、内部および外部リレーの０Ｎ
１０ＦＦなどの条件が満足されてからリレー出力の処理
を行ない、更に次の単位ステップへの条件を判定してい
る。図中、処理フローは実線で示され、処理２−１〜２
−５゜条件判定２′−１〜２′−２の要素から植成され
、破線等で囲まれた部分は単位ステップ（２“−１〜２
“−６）を示す。従来の単位ステップは、２“−１〜２
“−３又は２“−１，２“−２，２“−４〜２“−６に
示す構成であった。すなわち、従来の処理方式は条件優
先型で処理の単位ステップを構成していたために、単位
ステップ内で複数の分岐判定による処理が発生したシ、
又単位ステップでの処理との対応が条件によ如複帷化し
対応が不明確であシブラントの動作との対応づけができ
ない問題があった。
に示す。工程歩進方式は従来のビンホードに基づく処理
方式に基づいているため、内部および外部リレーの０Ｎ
１０ＦＦなどの条件が満足されてからリレー出力の処理
を行ない、更に次の単位ステップへの条件を判定してい
る。図中、処理フローは実線で示され、処理２−１〜２
−５゜条件判定２′−１〜２′−２の要素から植成され
、破線等で囲まれた部分は単位ステップ（２“−１〜２
“−６）を示す。従来の単位ステップは、２“−１〜２
“−３又は２“−１，２“−２，２“−４〜２“−６に
示す構成であった。すなわち、従来の処理方式は条件優
先型で処理の単位ステップを構成していたために、単位
ステップ内で複数の分岐判定による処理が発生したシ、
又単位ステップでの処理との対応が条件によ如複帷化し
対応が不明確であシブラントの動作との対応づけができ
ない問題があった。
処理単位（ステップ）と実処理との対応づけが難しいこ
とに対して、特開昭５８−７５２１２号公報に記載のよ
うに条件優先型構成の巣位（ステップ）に、出力丈プス
テップを設け、ステップ内でのコマンド記述との対応づ
けを図っている例もあるが、条件判定又は条件判定のた
めの初期設定の対応づけであシ、外部動作と処理単位（
ステップ）との対応づけが未だ不完全であった。更に工
程歩進は従来のピンボード処理に基づいており、リレー
出力処理までであり、近年のマイクロコンピュータを搭
載した機器の操作を行なうためには演算処理が必要不可
欠になってきているにもかかわらず、演算処理を記述で
きない問題があった。
とに対して、特開昭５８−７５２１２号公報に記載のよ
うに条件優先型構成の巣位（ステップ）に、出力丈プス
テップを設け、ステップ内でのコマンド記述との対応づ
けを図っている例もあるが、条件判定又は条件判定のた
めの初期設定の対応づけであシ、外部動作と処理単位（
ステップ）との対応づけが未だ不完全であった。更に工
程歩進は従来のピンボード処理に基づいており、リレー
出力処理までであり、近年のマイクロコンピュータを搭
載した機器の操作を行なうためには演算処理が必要不可
欠になってきているにもかかわらず、演算処理を記述で
きない問題があった。
本発明の目的は、プロセス動作に対応した単位ステップ
を定義し、その単位ステップを組合わせることにより、
プロセスの動作と単位ステップとを明確に対応づけるこ
とができるコントローラの工程歩進処理方式を提供する
ことにある。
を定義し、その単位ステップを組合わせることにより、
プロセスの動作と単位ステップとを明確に対応づけるこ
とができるコントローラの工程歩進処理方式を提供する
ことにある。
本発明は、プロセス制御動作を処理十条件判定要素から
なる処理優先型の単位ステップに分割し、その単位ステ
ップを用いて組合せ工程を形成することを特徴としてい
る。
なる処理優先型の単位ステップに分割し、その単位ステ
ップを用いて組合せ工程を形成することを特徴としてい
る。
以下本発明の一実施例を説明する。
第１図は本発明の工程歩進処理方式を適用したコントロ
ーラのブロック図である。この７ステム構成は、外部機
器から入力信号を取込む入力装置７０、外部機器へ信号
を出力する出力装置８０、単位ステップの情報を入力す
るキーボード６０、単位ステップの情報を表示するＣ几
Ｔ５０、単位ステップの情報を格納する歩進メモリ４３
、歩進メモリの内容に基づき処理をするインタプリタ４
１、処理プログラムを処理する処理装置（ＣＰＵ）１０
、シーケンスタイマφカウンタ等を処理するシーケンス
プロセッサ２０、任意の処理単位を工程歩進コントロー
ラに入力記憶させ歩進メモリを生成するトランスレート
プロセッサ３０、アナログ演算および演算処理を定義し
格納しである演算マクロ４２、処理プログラムおよび演
算プログラムお工び歩進メモリをもつメモリ４０．及び
それぞれを接続するバス９０からなる。
ーラのブロック図である。この７ステム構成は、外部機
器から入力信号を取込む入力装置７０、外部機器へ信号
を出力する出力装置８０、単位ステップの情報を入力す
るキーボード６０、単位ステップの情報を表示するＣ几
Ｔ５０、単位ステップの情報を格納する歩進メモリ４３
、歩進メモリの内容に基づき処理をするインタプリタ４
１、処理プログラムを処理する処理装置（ＣＰＵ）１０
、シーケンスタイマφカウンタ等を処理するシーケンス
プロセッサ２０、任意の処理単位を工程歩進コントロー
ラに入力記憶させ歩進メモリを生成するトランスレート
プロセッサ３０、アナログ演算および演算処理を定義し
格納しである演算マクロ４２、処理プログラムおよび演
算プログラムお工び歩進メモリをもつメモリ４０．及び
それぞれを接続するバス９０からなる。
第３図に、本発明にかかる工程歩進処理方式の処理フロ
ーチャートを示す。従来、単位ステップ内で条件優先型
の処理をしていたため複数処理ルー“トとなっていたも
のに、無条件判定、無処理を追加し、単位ステップを処
理十条件判定の処理優先型に規格化したものである。す
なわち、第３図は第２図を規格化したものであるが、単
位ステップ３“−１〜３“−６は各々（処理十条件判定
）の両Ｊ！Ｊ素にて構成されている。更に条件判定は単
位ステップの接続に使用しておシ処理単位（ステップ）
内での処理を分断するものでない。
ーチャートを示す。従来、単位ステップ内で条件優先型
の処理をしていたため複数処理ルー“トとなっていたも
のに、無条件判定、無処理を追加し、単位ステップを処
理十条件判定の処理優先型に規格化したものである。す
なわち、第３図は第２図を規格化したものであるが、単
位ステップ３“−１〜３“−６は各々（処理十条件判定
）の両Ｊ！Ｊ素にて構成されている。更に条件判定は単
位ステップの接続に使用しておシ処理単位（ステップ）
内での処理を分断するものでない。
第４図に任意の単位ステップを工程歩進コントローラに
入力記憶させ歩進メモリを生成するトランスレートプロ
セッサの設定処理列を示す。０ＵＴＰＵＴにて処理を設
定定義し、その後ＴＩＭＥ几および外部条件にて次の処
理単位（ステップ）への接続を定義する。プロセス制御
における工程は処理単位（ステップ）の組合わせにて形
成できる。
入力記憶させ歩進メモリを生成するトランスレートプロ
セッサの設定処理列を示す。０ＵＴＰＵＴにて処理を設
定定義し、その後ＴＩＭＥ几および外部条件にて次の処
理単位（ステップ）への接続を定義する。プロセス制御
における工程は処理単位（ステップ）の組合わせにて形
成できる。
例えば一連のプロセス制御が５０の処理単位（ステップ
）に分割・構成される場合、第４図に示す処理主体の処
理単位を５０単位（ステップ）定義することで形成でき
る。
）に分割・構成される場合、第４図に示す処理主体の処
理単位を５０単位（ステップ）定義することで形成でき
る。
第１表に第４図の設定記号の説明を示す。
第１表
符号１はプロセス屋であり、複数プロセスの任意のプロ
セスを指定できる。符号２は同一プロセス黒白の処理単
位（ステップ）Ａであり処理単位（ステップ）の墓定義
および識別に使用する。符号３は処理単位（ステップ）
内の処理内容であり、出力信号、内部信号、および演算
処理等の信号名称を複数個指定できる。出力信号、内部
信号はＯＮ出力を行ない、ナンバーに対応した外部機器
への動体指示又は内部コイルへのピッ）ＯＮを行なう。
セスを指定できる。符号２は同一プロセス黒白の処理単
位（ステップ）Ａであり処理単位（ステップ）の墓定義
および識別に使用する。符号３は処理単位（ステップ）
内の処理内容であり、出力信号、内部信号、および演算
処理等の信号名称を複数個指定できる。出力信号、内部
信号はＯＮ出力を行ない、ナンバーに対応した外部機器
への動体指示又は内部コイルへのピッ）ＯＮを行なう。
演算処理信号の場合は演算処理ルーチンの処理を行なう
。符号４は処理単位内の条件判断の一要因としてのタイ
マーである。タイマーは複数個使用できる。符号５は条
件判断の時間経過を判別できる。符号６は条件判断によ
る条件成立時、次に処理する任意の処理単位（ステップ
）墓を示す。条件判断により次に処理する処理単位（ス
テップ）が異なることが通常であり、複数の処理単位（
ステップ）を指定できるようにしている。符号７は条件
判定内容（要因）を示す。外部入出力信号。
。符号４は処理単位内の条件判断の一要因としてのタイ
マーである。タイマーは複数個使用できる。符号５は条
件判断の時間経過を判別できる。符号６は条件判断によ
る条件成立時、次に処理する任意の処理単位（ステップ
）墓を示す。条件判断により次に処理する処理単位（ス
テップ）が異なることが通常であり、複数の処理単位（
ステップ）を指定できるようにしている。符号７は条件
判定内容（要因）を示す。外部入出力信号。
内部リレー、カウ゛ンタ、ワンショット等のコントロー
ラ内部演算子、および数値演算・制御演算などの演算に
よる判定等の信号名と墓を示す。これらの信号のＯＮ１
０ Ｆ Ｆの条件指定は、Ｃ几Ｔがカラーの場合は色で
、モノクロの場合はフルトーン、ハーフトーンで指定で
きる。
ラ内部演算子、および数値演算・制御演算などの演算に
よる判定等の信号名と墓を示す。これらの信号のＯＮ１
０ Ｆ Ｆの条件指定は、Ｃ几Ｔがカラーの場合は色で
、モノクロの場合はフルトーン、ハーフトーンで指定で
きる。
第４図に対応させ、第５図に歩進メモＩＪ Ｋ格納され
てい冬任意のプロセスの処理単位（ステップ）ｎを処理
（動作）主体で処理するインタプリタのブロック図を示
す。処理動作を定義した処理をまず第１に行ない、条件
判定の成立によシ任意の処理単位（ステップ）へリンク
できる。以下同様に条件判定の１要因であるタイマーと
他条件判定の成立によシ任意の処理単位（ステップ）へ
リンクでき柔軟なプロセス制御処理を生成できる。
てい冬任意のプロセスの処理単位（ステップ）ｎを処理
（動作）主体で処理するインタプリタのブロック図を示
す。処理動作を定義した処理をまず第１に行ない、条件
判定の成立によシ任意の処理単位（ステップ）へリンク
できる。以下同様に条件判定の１要因であるタイマーと
他条件判定の成立によシ任意の処理単位（ステップ）へ
リンクでき柔軟なプロセス制御処理を生成できる。
第６図に第５図の処理のフローチャートを示す。
処理では処理単位ステップ内のタイマー、カウンタの初
期設定後、処理信号および黒に基づき該当処理を行なう
。特に演算処理マクロには内部および外部リレーと同様
にシンボル信号を割当てモジュール化しておシ、更にモ
ジュール種類は扁にて識別できる。処理は多出力および
演算処理数分終了後、条件判定を行なう。
期設定後、処理信号および黒に基づき該当処理を行なう
。特に演算処理マクロには内部および外部リレーと同様
にシンボル信号を割当てモジュール化しておシ、更にモ
ジュール種類は扁にて識別できる。処理は多出力および
演算処理数分終了後、条件判定を行なう。
このように成るプロセス内の一連の制御処理は、処理ス
タートを定義した処理単位（ステップ）Ａから処理が始
まり、処理を実施後、条件判定を行ない任意の処理単位
に処理が進む。条件判定による次の処理蟇位の指定は前
述のように各条件によシ各々指定できるので、前の処理
単位に戻ることも、先の処理単位に進むことも、現処理
単位（ステップ）を繰り返すことも制御処理に応じて任
意にできる。又処理内容として単に外部機器等へのＯＮ
信号を出力できるだけでなく、演算処理ブロックを外部
機器信号と同様に演算処理ブロック煮を割付けることに
よシ、ディジタル入出力信号と同一のリンケージを可能
にすることができ、演算処理を工程歩進処理において実
現できる。
タートを定義した処理単位（ステップ）Ａから処理が始
まり、処理を実施後、条件判定を行ない任意の処理単位
に処理が進む。条件判定による次の処理蟇位の指定は前
述のように各条件によシ各々指定できるので、前の処理
単位に戻ることも、先の処理単位に進むことも、現処理
単位（ステップ）を繰り返すことも制御処理に応じて任
意にできる。又処理内容として単に外部機器等へのＯＮ
信号を出力できるだけでなく、演算処理ブロックを外部
機器信号と同様に演算処理ブロック煮を割付けることに
よシ、ディジタル入出力信号と同一のリンケージを可能
にすることができ、演算処理を工程歩進処理において実
現できる。
第７図に演算処理を工程歩進処理において実現した例お
よび信号の説明を第２表に示す。演算処理に必要なパラ
メータ値を設定定義可能な形式にしている。
よび信号の説明を第２表に示す。演算処理に必要なパラ
メータ値を設定定義可能な形式にしている。
第２表
以上説明したように、本発明の実施例は制御プロセスを
動作（処理）対応で記述処理するために■ 処理単位（
ステップ）を必ず（処理十条件判定）の構成で規格化し
、その処理単位を組合わせることにより工程を形成する
。
動作（処理）対応で記述処理するために■ 処理単位（
ステップ）を必ず（処理十条件判定）の構成で規格化し
、その処理単位を組合わせることにより工程を形成する
。
■ 演算処理、アナログ処理は演算マクロとして入出力
および内部リレーと同様に任意のシンボルと処理種類屋
にてリンクできる。
および内部リレーと同様に任意のシンボルと処理種類屋
にてリンクできる。
ものであり、前記機能をもつトラ／スレートプロセッサ
および処理プロセッサ、更に演算マクロを設けることに
より演算処理の実現および動作と処理単位（ステップ）
との対応の明確化を図ることができる。
および処理プロセッサ、更に演算マクロを設けることに
より演算処理の実現および動作と処理単位（ステップ）
との対応の明確化を図ることができる。
本発明によれば、プロセス制御等を行なうコントローラ
ーの工程歩進処理方式において、一連のプロセス動作を
、無処理、無条件判定の処理要素を追加し、単位ステッ
プを（処理土条件）の構成に規格化することにより、動
作主体の記述・処理を実現でき、従来の条件優先の工程
歩進処理方式に比べ、処理単位（ステップ）と機器動作
とを必ず１対ｌに対応づけ、動作と処理単位との明確化
が実現できる。このように動作と処理単位（ステップ）
との対応が明確になればプログラム作成が容易となシ、
更に、処理の際の動作確記を迅速に行なうことができる
。
ーの工程歩進処理方式において、一連のプロセス動作を
、無処理、無条件判定の処理要素を追加し、単位ステッ
プを（処理土条件）の構成に規格化することにより、動
作主体の記述・処理を実現でき、従来の条件優先の工程
歩進処理方式に比べ、処理単位（ステップ）と機器動作
とを必ず１対ｌに対応づけ、動作と処理単位との明確化
が実現できる。このように動作と処理単位（ステップ）
との対応が明確になればプログラム作成が容易となシ、
更に、処理の際の動作確記を迅速に行なうことができる
。
第１図は本発明Ｋかかる工程歩進処理方式を適用したコ
ントローラのブロック図、第２図は従来の工程歩進処理
方式の処理フローチャート、第３図は、本発明にかかる
工程歩進処理方式の処理フローチャート、ｆＩｉ、４図
は本発明にかかる実際の設定処理例、第５図はインタプ
リタのブロック図、第６図は第５図のインタプリタの処
理の７０−チャート、第７図は他の設定処理９１を示す
。 １０・・・ＣＰＵ、２０・・・シーケンスプロセツナ、
３０・・・トランスレートプロセッサ、４１・・・イン
タプリタ、４２・・・演算マクロ、４３・・・歩進メモ
リ。
ントローラのブロック図、第２図は従来の工程歩進処理
方式の処理フローチャート、第３図は、本発明にかかる
工程歩進処理方式の処理フローチャート、ｆＩｉ、４図
は本発明にかかる実際の設定処理例、第５図はインタプ
リタのブロック図、第６図は第５図のインタプリタの処
理の７０−チャート、第７図は他の設定処理９１を示す
。 １０・・・ＣＰＵ、２０・・・シーケンスプロセツナ、
３０・・・トランスレートプロセッサ、４１・・・イン
タプリタ、４２・・・演算マクロ、４３・・・歩進メモ
リ。
Claims (1)
- 【特許請求の範囲】 １、プラントの状態に応じてプロセス制御を行なうコン
トローラの工程歩進処理方式において、プロセス制御動
作を処理＋条件判定要素から成る単位ステップに分割し
、その単位ステップを用いて組合せ工程を形成すること
を特徴とする工程歩進処理方式。 ２、特許請求の範囲第１項において、前記単位ステップ
内で演算処理を行なえるようにしたことを特徴とする工
程歩進処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24074384A JPS61120205A (ja) | 1984-11-16 | 1984-11-16 | 工程歩進処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24074384A JPS61120205A (ja) | 1984-11-16 | 1984-11-16 | 工程歩進処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61120205A true JPS61120205A (ja) | 1986-06-07 |
Family
ID=17064037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24074384A Pending JPS61120205A (ja) | 1984-11-16 | 1984-11-16 | 工程歩進処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61120205A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01177104A (ja) * | 1988-01-06 | 1989-07-13 | Sumitomo Heavy Ind Ltd | 自動システム用制御装置 |
| JPH026306U (ja) * | 1988-06-21 | 1990-01-17 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54114687A (en) * | 1978-02-27 | 1979-09-06 | Toyoda Mach Works Ltd | Sequence controller |
| JPS56143007A (en) * | 1980-04-04 | 1981-11-07 | Omron Tateisi Electronics Co | Control system for process advanced type programmable sequence controller |
| JPS58107907A (ja) * | 1981-12-22 | 1983-06-27 | Omron Tateisi Electronics Co | 工程歩進形プログラマブルコントロ−ラ |
-
1984
- 1984-11-16 JP JP24074384A patent/JPS61120205A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54114687A (en) * | 1978-02-27 | 1979-09-06 | Toyoda Mach Works Ltd | Sequence controller |
| JPS56143007A (en) * | 1980-04-04 | 1981-11-07 | Omron Tateisi Electronics Co | Control system for process advanced type programmable sequence controller |
| JPS58107907A (ja) * | 1981-12-22 | 1983-06-27 | Omron Tateisi Electronics Co | 工程歩進形プログラマブルコントロ−ラ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01177104A (ja) * | 1988-01-06 | 1989-07-13 | Sumitomo Heavy Ind Ltd | 自動システム用制御装置 |
| JPH026306U (ja) * | 1988-06-21 | 1990-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950012071B1 (ko) | 정보처리 시스템 | |
| CA1124873A (en) | Sequence control system | |
| JPS61120205A (ja) | 工程歩進処理方式 | |
| JPH05342163A (ja) | 関数電卓の数値表示方式 | |
| JPH0747447B2 (ja) | エレベータの行先釦登録装置 | |
| JPS6043777A (ja) | 設計支援システム | |
| WO1990002365A1 (fr) | Systeme de mise en forme de programmes en sequences | |
| JPH04151772A (ja) | 対話自動配線方式 | |
| JPS581207A (ja) | プログラマブル用プログラミング装置 | |
| JPS5940665Y2 (ja) | べき乗演算制御装置 | |
| JPH01106264A (ja) | 配線経路探索方式 | |
| JPS62112442A (ja) | ネツトワ−ク・シミユレ−タ | |
| JP3031991B2 (ja) | 自動検証システム | |
| JPS6246336A (ja) | 統合状態タスク生成装置 | |
| JPH0418674A (ja) | 回路図入力方式 | |
| JPH0566735U (ja) | キーボードシミュレータ | |
| JPS63291292A (ja) | 読み出し専用メモリ回路 | |
| JPS63303468A (ja) | 配電線路の作画方法 | |
| JPS6218054B2 (ja) | ||
| JPH0454526A (ja) | フォーマット変換装置 | |
| JPH0440723B2 (ja) | ||
| JP2000200297A (ja) | アナログ部品削除情報付与システム | |
| JPH0497448A (ja) | 対話型単体テスト方式 | |
| JPS5762648A (en) | Input and output control system for teltgram | |
| JPS63146615A (ja) | Ｐｌａ論理シンボルの真理値入力方法 |