JPS61120451A - 半導体容器 - Google Patents
半導体容器Info
- Publication number
- JPS61120451A JPS61120451A JP59242118A JP24211884A JPS61120451A JP S61120451 A JPS61120451 A JP S61120451A JP 59242118 A JP59242118 A JP 59242118A JP 24211884 A JP24211884 A JP 24211884A JP S61120451 A JPS61120451 A JP S61120451A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- semiconductor
- input
- substrate
- semiconductor component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子装置等に使用される配線基板に半導体部
品を実装するために用いる半導体容器に関するものであ
る。
品を実装するために用いる半導体容器に関するものであ
る。
入出力ピン付き基板に半導体部品をフェイスアップで実
装する半導体容器には第２図、第３図に示す２種類の構
造のものがある。
装する半導体容器には第２図、第３図に示す２種類の構
造のものがある。
第２図に示す半導体容器は効率よく放熱するために半導
体部品３３を収−容する基板３１の裏側にヒートン／り
３７を設け、基板３１の表側にキャップ３５をシール材
３６にて設けたものである（例えば特開昭５６−８５８
４２号）。３２は入出力ピン、３４はリードである。こ
のものは基板３１内の凹部３１＆の開口側に入出力ピン
３２を設け、該凹部３１ａを入出力♂ン３２側からキャ
ラｆ３５にて閉塞しているため、キャップ３５により入
出力ピン３２の数に制限を受けるという欠点があった。
体部品３３を収−容する基板３１の裏側にヒートン／り
３７を設け、基板３１の表側にキャップ３５をシール材
３６にて設けたものである（例えば特開昭５６−８５８
４２号）。３２は入出力ピン、３４はリードである。こ
のものは基板３１内の凹部３１＆の開口側に入出力ピン
３２を設け、該凹部３１ａを入出力♂ン３２側からキャ
ラｆ３５にて閉塞しているため、キャップ３５により入
出力ピン３２の数に制限を受けるという欠点があった。
また第３図に示すように基板３１の裏側に入出力ピン３
２を設けたものがある（例えば特開昭５６−１２０１３
９号）が、ヒートシンクを備えておらず、放熱に対して
考慮されていない欠点があった。
２を設けたものがある（例えば特開昭５６−１２０１３
９号）が、ヒートシンクを備えておらず、放熱に対して
考慮されていない欠点があった。
本発明の目的は上述の従来の半導体容器の欠点を解決し
た半導体容器を提供することにある。
た半導体容器を提供することにある。
本発明は内面に半導体部品のリードと接続されるリード
用・母ッドが形成された凹部を有し、外面に上記リード
用ノ’？ｙドと接線された入出力ピンを設けた基板と、
内側に突起を設けた半導体部品の密封用キャップと、該
キャップに接続されるヒートン／りとからなシ、前記基
板の凹部内にフェイスアップで半導体部品を実装し、該
半導体部品と、基板の凹部を閉塞し半導体部品を密封す
る前記キヤ、ｆの突起との隙間及びその周辺に熱伝導率
の高いコンノ臂つンドを充填したことを特徴とする半導
体容器である。
用・母ッドが形成された凹部を有し、外面に上記リード
用ノ’？ｙドと接線された入出力ピンを設けた基板と、
内側に突起を設けた半導体部品の密封用キャップと、該
キャップに接続されるヒートン／りとからなシ、前記基
板の凹部内にフェイスアップで半導体部品を実装し、該
半導体部品と、基板の凹部を閉塞し半導体部品を密封す
る前記キヤ、ｆの突起との隙間及びその周辺に熱伝導率
の高いコンノ臂つンドを充填したことを特徴とする半導
体容器である。
次に本発明の実施例について図面を参照して詳細に説明
する。
する。
第１図は本発明の一実施例を示す断面図である。
第１図において、基板１の凹部１ａにはリード用ツク、
ド１１が形成されておシ、下面にはリード用／４’ッド
１１と接線された入出力ピン２が形成されていて、外部
の配線基板（図示せず）と半田付は等によシ接続される
。そして、半導体部品３が基板１の凹部１ａ内にフェイ
スアップで接合材１２によシ搭載され、リード４がリー
ド用・蓼ッド１１に接続されている。また基板ｌの凹部
１ａは、上記半導体部品３との間にわずかな隙間１４を
形成するように先端を平面とした突起１３を有するキャ
ラ゛ｆ５と、シール材６とによシ封止され、半導体部品
３は凹部１ａ内に密封される。また凹部１ａ内には熱伝
導率の高いコンパウンド８が充填され、特にわずかな隙
間１４には完全にコンパウンド８が充填されている。そ
して、キャップ５には接合材１５にょシヒートシンク７
が接合され、これＫよシ半導体部品３で発生する熱をわ
ずかな隙間１４のコンパウンド８、キャラｆ５の突起１
３、キャップ５の本体、接合材１５、そしてヒートシン
ク７へ効率よく伝えられる。
ド１１が形成されておシ、下面にはリード用／４’ッド
１１と接線された入出力ピン２が形成されていて、外部
の配線基板（図示せず）と半田付は等によシ接続される
。そして、半導体部品３が基板１の凹部１ａ内にフェイ
スアップで接合材１２によシ搭載され、リード４がリー
ド用・蓼ッド１１に接続されている。また基板ｌの凹部
１ａは、上記半導体部品３との間にわずかな隙間１４を
形成するように先端を平面とした突起１３を有するキャ
ラ゛ｆ５と、シール材６とによシ封止され、半導体部品
３は凹部１ａ内に密封される。また凹部１ａ内には熱伝
導率の高いコンパウンド８が充填され、特にわずかな隙
間１４には完全にコンパウンド８が充填されている。そ
して、キャップ５には接合材１５にょシヒートシンク７
が接合され、これＫよシ半導体部品３で発生する熱をわ
ずかな隙間１４のコンパウンド８、キャラｆ５の突起１
３、キャップ５の本体、接合材１５、そしてヒートシン
ク７へ効率よく伝えられる。
また、コン・ぐランド８はダル化することによシ弾カ性
のあるｒル状樹脂になシ、ｒル化前は液体の流動性が有
シ、ｒル化後は流動性がなくなるシリコーン樹脂に熱伝
導率の高い粉末、例えばベリリア（Ｂｅｄ）やアルミナ
（Ａｔ２０３）などの金属酸化物、窒化ホウ素（ＢＮ）
を混合したグル化コン・臂つンドである。したがって、
長期間の使用によるコン・やウドの流動や分離がなく、
高い信頼性が得られる。
のあるｒル状樹脂になシ、ｒル化前は液体の流動性が有
シ、ｒル化後は流動性がなくなるシリコーン樹脂に熱伝
導率の高い粉末、例えばベリリア（Ｂｅｄ）やアルミナ
（Ａｔ２０３）などの金属酸化物、窒化ホウ素（ＢＮ）
を混合したグル化コン・臂つンドである。したがって、
長期間の使用によるコン・やウドの流動や分離がなく、
高い信頼性が得られる。
また・、基板１０入出力ピン−２と半導体部品３と゛が
基板ｌの同一面にないので、入出力ピン２の数が多く設
けられる。また本実施例におけるキャップ５、接合材１
５およびヒートシンク７は一体にしても良い。
基板ｌの同一面にないので、入出力ピン２の数が多く設
けられる。また本実施例におけるキャップ５、接合材１
５およびヒートシンク７は一体にしても良い。
本発明は以上説明したように、入出力ピン付き基板に半
導体部品をフェイスアップで実装して、熱を半導体部品
の表側の面が放散できるので、放熱効率に優れ、かつ入
出力ピン数を多くできる効果がある。
導体部品をフェイスアップで実装して、熱を半導体部品
の表側の面が放散できるので、放熱効率に優れ、かつ入
出力ピン数を多くできる効果がある。
第１図は本発明の一実施例を示す断面図、第２図および
第３図は従来技術を示す断面図である。 １．３１・・・基板、ｌａ・・・凹部、２，３２・・・
入出力ピン、３．３３・・・半導体部品、４．３４・・
・リード、５．３５・・・キャップ、６．３６・・・シ
ール材、７．３７・・・ヒートシンク、８・・・コンノ
臂つンド、１１・・・リ−）”用ノぐット、１２・・・
接合材、１３・・・キャップ５の突起、１４・・・隙間
。 １５・・・接合材。
第３図は従来技術を示す断面図である。 １．３１・・・基板、ｌａ・・・凹部、２，３２・・・
入出力ピン、３．３３・・・半導体部品、４．３４・・
・リード、５．３５・・・キャップ、６．３６・・・シ
ール材、７．３７・・・ヒートシンク、８・・・コンノ
臂つンド、１１・・・リ−）”用ノぐット、１２・・・
接合材、１３・・・キャップ５の突起、１４・・・隙間
。 １５・・・接合材。
Claims (1)
- （１）内面に半導体部品のリードと接続されるリード用
パッドが形成された凹部を有し、外面に上記リード用パ
ッドと接線された入出力ピンを設けた基板と、内側に突
起を設けた半導体部品の密封用キャップと、該キャップ
に接合されるヒートシンクとからなり、前記基板の凹部
内に半導体部品をフェイスアップで実装し、該半導体部
品と、基板の凹部を閉塞し半導体部品を密封する前記キ
ャップの突起との隙間及びその周辺に熱伝導率の高いコ
ンパウンドを充填したことを特徴とする半導体容器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59242118A JPS61120451A (ja) | 1984-11-16 | 1984-11-16 | 半導体容器 |
| FR8513819A FR2570383B1 (fr) | 1984-09-20 | 1985-09-18 | Composition stable conductrice de la chaleur et bloc de dispositif semi-conducteur dans lequel cette composition est utilisee |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59242118A JPS61120451A (ja) | 1984-11-16 | 1984-11-16 | 半導体容器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61120451A true JPS61120451A (ja) | 1986-06-07 |
| JPH0326544B2 JPH0326544B2 (ja) | 1991-04-11 |
Family
ID=17084561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59242118A Granted JPS61120451A (ja) | 1984-09-20 | 1984-11-16 | 半導体容器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61120451A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04192552A (ja) * | 1990-11-27 | 1992-07-10 | Nec Corp | 半導体素子用パッケージ |
| JPH05129482A (ja) * | 1991-08-27 | 1993-05-25 | Kyocera Corp | 電子部品収納用パツケージ |
| JP2003019525A (ja) * | 2001-07-03 | 2003-01-21 | Denso Corp | 鋏め装置の着座検出機構及びその検出方法 |
| JP2006269564A (ja) * | 2005-03-22 | 2006-10-05 | Sony Corp | 半導体装置 |
-
1984
- 1984-11-16 JP JP59242118A patent/JPS61120451A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04192552A (ja) * | 1990-11-27 | 1992-07-10 | Nec Corp | 半導体素子用パッケージ |
| JPH05129482A (ja) * | 1991-08-27 | 1993-05-25 | Kyocera Corp | 電子部品収納用パツケージ |
| JP2003019525A (ja) * | 2001-07-03 | 2003-01-21 | Denso Corp | 鋏め装置の着座検出機構及びその検出方法 |
| JP2006269564A (ja) * | 2005-03-22 | 2006-10-05 | Sony Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0326544B2 (ja) | 1991-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1331221C (zh) | 芯片球栅阵列封装结构 | |
| KR970013389A (ko) | 반도체장치 | |
| KR20010044277A (ko) | 방열지붕이 몰딩된 플라스틱 패캐지(피피엠시) | |
| JPS61120451A (ja) | 半導体容器 | |
| JPS6221249A (ja) | 半導体装置 | |
| NL7504380A (nl) | Keramisch pakket zonder aansluitleidingen, be- stemd voor een geintegreerde keten. | |
| JPS61234550A (ja) | チツプキヤリア | |
| JPH01298753A (ja) | ヒートシンク付ピングリッドアレイｉｃパッケージ | |
| JPS63308943A (ja) | 半導体装置 | |
| JPS6129158A (ja) | 半導体装置 | |
| JP2646994B2 (ja) | ヒートシンク付ピングリッドアレイ | |
| JPH046860A (ja) | 半導体装置 | |
| JPS6221251A (ja) | 多層セラミツクパツケ−ジ | |
| JPH0448740A (ja) | Ｔａｂ半導体装置 | |
| JPS6362364A (ja) | 半導体集積回路パツケ−ジ | |
| TWI237361B (en) | Chip package structure | |
| JPS61193470A (ja) | チツプキヤリアのチツプ搭載構造 | |
| JPH04219966A (ja) | 半導体素子 | |
| JPH04207059A (ja) | 半導体装置 | |
| KR200183066Y1 (ko) | 반도체 패키지 제조용 히트싱크구조 | |
| JPS59231841A (ja) | 半導体装置 | |
| KR970006162Y1 (ko) | 반도체패키지의 외부돌출형 히트싱크 | |
| JPH01282846A (ja) | 混成集積回路 | |
| JPH034039Y2 (ja) | ||
| JPH0283955A (ja) | 半導体装置 |