JPS6112407B2 - - Google Patents
Info
- Publication number
- JPS6112407B2 JPS6112407B2 JP11963577A JP11963577A JPS6112407B2 JP S6112407 B2 JPS6112407 B2 JP S6112407B2 JP 11963577 A JP11963577 A JP 11963577A JP 11963577 A JP11963577 A JP 11963577A JP S6112407 B2 JPS6112407 B2 JP S6112407B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- divided
- signal
- electrodes
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H15/00—Transversal filters
- H03H15/02—Transversal filters using analogue shift registers
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Description
本発明は分割電極によりフイルタの重み係数が
設定される電荷結合素子フイルタの分割電極から
大振幅の出力信号を取出しうるようにした電荷結
合素子フイルタに関するものである。 最近、正負の駆動電極をそれぞれ複数に分割
し、該分割電極の大きさによりフイルタの特性を
設定する電荷結合素子（CCD）フイルタが提案
されている。（IEEEジヤーナル・オブ・ソリツ
ドステート回路：1976年２月、75頁） この提案によれば、たとえばシリコン半導体基
板に複数の隣接する転送領域を形成し、その上に
二酸化シリコン等の絶縁層を介して駆動用電極を
各領域に対応し分割して設け、この電極の大きさ
を変えてフイルタの重み係数を変化する。このよ
うな構成の電荷結合素子を正負電極と接地の間に
それぞれ設けてその出力を差動増幅器の正負入力
端子に入れて出力することにより、フイルタを構
成する。 第１図はこのような電荷結合素子（以下CCD
という）フイルタの等価回路である。 同図において、破線内回路１は正側（＋）分割
電極群の等価回路、同様の回路２は負側（−）分
割電極群の等価回路であり、これらの分割電極に
対し電圧Ｖφのクロツクパルス電源３，４より積
分容量Ｃ＋ Ｉ，Ｃ− Ｉを介してクロツクパルスが印加さ
れる。これらの正負電極群からの出力信号の差を
差動増幅器５により取り出す。 破線内回路１，２における各信号の意味を説明
する。いま実現しようとするフイルタの重み係数
をhi（ｉ＝０〜ｎ）とする。この重み係数ｈiは
フイルタの周波数特性の最大値を1.0として規準
化した係数である。また１電極の全容量をCeと
すると、 Ｃ＋ ｉ（ｉ＝０〜ｎ）＝電極を１＋ｈiに比例して分
割した容量＝１＋ｈｉ／２Ce Ｃ− ｉ（ｉ＝０〜ｎ）＝電極を１−ｈiに比例して分
割した容量＝１−ｈｉ／２Ce Ｖi（ｉ＝０〜ｎ）＝信号電荷に比例した電圧 Ｃ＋ Ｓ、Ｃ− Ｓ＝浮遊容量 Ｃd＝空乏層の容量 である。 このようなCCDフイルタにおいて、ある１つ
の信号電圧、たとえば電圧v0に対する正側分割電
極群の交流的な等価回路は第２図で表わされる。
この等価回路より いま
設定される電荷結合素子フイルタの分割電極から
大振幅の出力信号を取出しうるようにした電荷結
合素子フイルタに関するものである。 最近、正負の駆動電極をそれぞれ複数に分割
し、該分割電極の大きさによりフイルタの特性を
設定する電荷結合素子（CCD）フイルタが提案
されている。（IEEEジヤーナル・オブ・ソリツ
ドステート回路：1976年２月、75頁） この提案によれば、たとえばシリコン半導体基
板に複数の隣接する転送領域を形成し、その上に
二酸化シリコン等の絶縁層を介して駆動用電極を
各領域に対応し分割して設け、この電極の大きさ
を変えてフイルタの重み係数を変化する。このよ
うな構成の電荷結合素子を正負電極と接地の間に
それぞれ設けてその出力を差動増幅器の正負入力
端子に入れて出力することにより、フイルタを構
成する。 第１図はこのような電荷結合素子（以下CCD
という）フイルタの等価回路である。 同図において、破線内回路１は正側（＋）分割
電極群の等価回路、同様の回路２は負側（−）分
割電極群の等価回路であり、これらの分割電極に
対し電圧Ｖφのクロツクパルス電源３，４より積
分容量Ｃ＋ Ｉ，Ｃ− Ｉを介してクロツクパルスが印加さ
れる。これらの正負電極群からの出力信号の差を
差動増幅器５により取り出す。 破線内回路１，２における各信号の意味を説明
する。いま実現しようとするフイルタの重み係数
をhi（ｉ＝０〜ｎ）とする。この重み係数ｈiは
フイルタの周波数特性の最大値を1.0として規準
化した係数である。また１電極の全容量をCeと
すると、 Ｃ＋ ｉ（ｉ＝０〜ｎ）＝電極を１＋ｈiに比例して分
割した容量＝１＋ｈｉ／２Ce Ｃ− ｉ（ｉ＝０〜ｎ）＝電極を１−ｈiに比例して分
割した容量＝１−ｈｉ／２Ce Ｖi（ｉ＝０〜ｎ）＝信号電荷に比例した電圧 Ｃ＋ Ｓ、Ｃ− Ｓ＝浮遊容量 Ｃd＝空乏層の容量 である。 このようなCCDフイルタにおいて、ある１つ
の信号電圧、たとえば電圧v0に対する正側分割電
極群の交流的な等価回路は第２図で表わされる。
この等価回路より いま
【式】とおくと
き、
前記文献によれば、Ｃ＋ Ｉは約20C＋ Ｔに選定され、
Ｃ＋ ＳはほぼＣ＋ Ｔに等しい。このとき(1)式は ｖ＋ ＯＣ〓／２（ｎ＋１）Ｃ〓＋（ｎ＋１）Ｃ〓＋（
ｎ＋１）Ｃ〓ｖO＝ １／４（ｎ＋１）ｖO (2) となる。 (2)式の関係は他の電極の信号電圧についても同
様に成立つ。CCDフイルタは、このような関係
式で表わされる各電極からの出力電圧を正（＋）
側分割電極群および負（−）側分割電極群同士加
算した後、両者の差をとることによつて実現され
る。 ところで(2)式によれば、分割電極から得られる
出力電圧はCCD内の信号電圧の1/4（ｎ＋１）倍
になることを示している。これはとくにｎが大き
いときは、信号の出力電圧が小さく、たとえばｎ
＝100とすれば信号は1/400に減衰するから、フイ
ルタの信号対雑音比（Ｓ／Ｎ）の劣化の原因とな
る。 本発明の目的は分割電極によりフイルタの重み
係数の設定される電荷転送素子フイルタの分割電
極から大振幅の出力信号を取出しうるようにした
電荷転送素子フイルタを提供することである。 前記目的を達成するため、本発明の電荷結合素
子フイルタは分割電極形電荷結合素子フイルタに
おいて、前記正負の分割電極をそれぞれＮ群に分
ち、各群の信号出力部に絶縁形電界効果トランジ
スタを付加し、該トランジスタを介して各群から
の出力信号を得るようにしたことを特徴とするも
のである。 以下本発明を実施例につき詳述する。 CCDフイルタにおける前述の信号電圧の大き
な減衰をなくするため第３図の回路が考えられ
る。すなわち、クロツクパルス源３よりCCDフ
イルタの各分割電極に対し積分容量（１／nC＋ Ｉ）
１１O〜１１oを介してクロツクパルスを与えると
ともに、電源（ＶD）１３で共通に駆動される絶
縁形電界効果トランジスタたとえばMOSトラン
ジスタ１２O〜１２oを介して差動増幅器５の正側
入力端子に入力される。簡単のために、破線内の
正側回路１０のみが示される。この時、信号電圧
ｖOに対する出力電圧Ｖ＋ Ｏは、 となる。他の信号電圧に対しても(3)式と同様の関
係が成立つ。(3)式より第３図の構成では信号の出
力電圧はｎに関係なく1/3倍となり、第１図の従
来例の場合に比し大振幅の出力信号が得られる。
しかしながら、本方式では、ｎが大きいとき付加
するトランジスタ数が多くなるため、トランジス
タの特性のバラツキが無視できなくなることおよ
びCCDのチツプ形状が大きくなるため価格高に
なるという欠点を有する。 そこで本発明では、トランジスタを全電極に付
加しないで正負の各電極数ｎを適当な数Ｎ（Ｎ≦
n/2）の群に分けて、各群に１個の絶縁形電界効
果トランジスタを付加するようにしてCCDフイ
ルタを構成したものである。このようにすること
により、上述の欠点は改善され、かつ信号の減衰
も少なく抑えることが可能となる。 第４図は本発明の実施例の構成を示す説明図で
ある。同図では簡単のため、正側分割回路２０の
みを示し、その全電極ｎ（ｎは偶数）を２群に分
割（Ｎ＝２）した例を示す。すなわち、クロツク
パルス源３より２電極群に対し積分容量（1/2Ｃ
＋ Ｉ）２１１，２１２を介してクロツクパルスを与
えるとともに、電源２３で共通に駆動される
MOSトランジスタ２２１，２２２を介して差動
増幅器５の正側入力端子に入力させる。 この構成において、信号電圧v0に対する出力電
圧ｖ＋ Ｏは次式で与えられる。 他の電極の信号電圧に対しても同様の式が成り
立つ。(4)式は(2)式の２倍である。一般に正、負の
各電極ｎをＮ群に分割して本発明によりCCDフ
イルタを構成すると、電極にトランジスタのない
場合よりも、Ｎ倍大きな出力信号が得られる。ま
たこの時正側および負側の回路のＮ群の電極群に
付加するトランジスタの数は2N個でよい。 実施例においては、分割電極はCCDの駆動電
極を利用して実現する場合を説明したが、駆動電
極下にフローテイングゲート電極を有する種類の
CCDフイルタにおいてはこのフローテイングゲ
ート電極を分割電極としてトランジスタに接続し
て出力を取出すようにしてもよい。この場合の利
点としては、積分容量Ｃ＋ Ｉ，Ｃ− Ｉは駆動電極とフロ
ーテイングゲート電極間の容量を利用して実現で
きるので外付する必要がなくなることである。 以上説明したように、本発明によれば、正負の
各分割電極をそれぞれＮ群に分ち、各群の信号出
力部に絶縁形電界効果トランジスタを付加し、該
トランジスタを介して各群からの出力信号を得る
ようにしたものである。これにより少ない付加ト
ランジスタでCCDフイルタ内での信号の減衰が
実用上問題とならない程度のＮの値を設定するこ
とが可能となる。
Ｃ＋ ＳはほぼＣ＋ Ｔに等しい。このとき(1)式は ｖ＋ ＯＣ〓／２（ｎ＋１）Ｃ〓＋（ｎ＋１）Ｃ〓＋（
ｎ＋１）Ｃ〓ｖO＝ １／４（ｎ＋１）ｖO (2) となる。 (2)式の関係は他の電極の信号電圧についても同
様に成立つ。CCDフイルタは、このような関係
式で表わされる各電極からの出力電圧を正（＋）
側分割電極群および負（−）側分割電極群同士加
算した後、両者の差をとることによつて実現され
る。 ところで(2)式によれば、分割電極から得られる
出力電圧はCCD内の信号電圧の1/4（ｎ＋１）倍
になることを示している。これはとくにｎが大き
いときは、信号の出力電圧が小さく、たとえばｎ
＝100とすれば信号は1/400に減衰するから、フイ
ルタの信号対雑音比（Ｓ／Ｎ）の劣化の原因とな
る。 本発明の目的は分割電極によりフイルタの重み
係数の設定される電荷転送素子フイルタの分割電
極から大振幅の出力信号を取出しうるようにした
電荷転送素子フイルタを提供することである。 前記目的を達成するため、本発明の電荷結合素
子フイルタは分割電極形電荷結合素子フイルタに
おいて、前記正負の分割電極をそれぞれＮ群に分
ち、各群の信号出力部に絶縁形電界効果トランジ
スタを付加し、該トランジスタを介して各群から
の出力信号を得るようにしたことを特徴とするも
のである。 以下本発明を実施例につき詳述する。 CCDフイルタにおける前述の信号電圧の大き
な減衰をなくするため第３図の回路が考えられ
る。すなわち、クロツクパルス源３よりCCDフ
イルタの各分割電極に対し積分容量（１／nC＋ Ｉ）
１１O〜１１oを介してクロツクパルスを与えると
ともに、電源（ＶD）１３で共通に駆動される絶
縁形電界効果トランジスタたとえばMOSトラン
ジスタ１２O〜１２oを介して差動増幅器５の正側
入力端子に入力される。簡単のために、破線内の
正側回路１０のみが示される。この時、信号電圧
ｖOに対する出力電圧Ｖ＋ Ｏは、 となる。他の信号電圧に対しても(3)式と同様の関
係が成立つ。(3)式より第３図の構成では信号の出
力電圧はｎに関係なく1/3倍となり、第１図の従
来例の場合に比し大振幅の出力信号が得られる。
しかしながら、本方式では、ｎが大きいとき付加
するトランジスタ数が多くなるため、トランジス
タの特性のバラツキが無視できなくなることおよ
びCCDのチツプ形状が大きくなるため価格高に
なるという欠点を有する。 そこで本発明では、トランジスタを全電極に付
加しないで正負の各電極数ｎを適当な数Ｎ（Ｎ≦
n/2）の群に分けて、各群に１個の絶縁形電界効
果トランジスタを付加するようにしてCCDフイ
ルタを構成したものである。このようにすること
により、上述の欠点は改善され、かつ信号の減衰
も少なく抑えることが可能となる。 第４図は本発明の実施例の構成を示す説明図で
ある。同図では簡単のため、正側分割回路２０の
みを示し、その全電極ｎ（ｎは偶数）を２群に分
割（Ｎ＝２）した例を示す。すなわち、クロツク
パルス源３より２電極群に対し積分容量（1/2Ｃ
＋ Ｉ）２１１，２１２を介してクロツクパルスを与
えるとともに、電源２３で共通に駆動される
MOSトランジスタ２２１，２２２を介して差動
増幅器５の正側入力端子に入力させる。 この構成において、信号電圧v0に対する出力電
圧ｖ＋ Ｏは次式で与えられる。 他の電極の信号電圧に対しても同様の式が成り
立つ。(4)式は(2)式の２倍である。一般に正、負の
各電極ｎをＮ群に分割して本発明によりCCDフ
イルタを構成すると、電極にトランジスタのない
場合よりも、Ｎ倍大きな出力信号が得られる。ま
たこの時正側および負側の回路のＮ群の電極群に
付加するトランジスタの数は2N個でよい。 実施例においては、分割電極はCCDの駆動電
極を利用して実現する場合を説明したが、駆動電
極下にフローテイングゲート電極を有する種類の
CCDフイルタにおいてはこのフローテイングゲ
ート電極を分割電極としてトランジスタに接続し
て出力を取出すようにしてもよい。この場合の利
点としては、積分容量Ｃ＋ Ｉ，Ｃ− Ｉは駆動電極とフロ
ーテイングゲート電極間の容量を利用して実現で
きるので外付する必要がなくなることである。 以上説明したように、本発明によれば、正負の
各分割電極をそれぞれＮ群に分ち、各群の信号出
力部に絶縁形電界効果トランジスタを付加し、該
トランジスタを介して各群からの出力信号を得る
ようにしたものである。これにより少ない付加ト
ランジスタでCCDフイルタ内での信号の減衰が
実用上問題とならない程度のＮの値を設定するこ
とが可能となる。
第１図は従来のCCDフイルタの等価回路の説
明図、第２図は第１図における１つの信号電圧v0
に対する交流的な等価回路の説明図、第３図は本
発明の原理と構成を導くための説明図、第４図は
本発明の実施例の構成を示す等価回路の説明図で
あり、図中、３はクロツクパルス源、５は差動増
幅器、２０は正側回路、２１１，２１２は積分容
量（1/2Ｃ＋ Ｉ）、２２１，２２２はMOSトランジス
タ、２３はトランジスタ電源、Ｃ＋ Ｏ〜Ｃ＋ ｏ，ｖO〜
ｖo，Ｃdは分割電極等価回路定数を示す。
明図、第２図は第１図における１つの信号電圧v0
に対する交流的な等価回路の説明図、第３図は本
発明の原理と構成を導くための説明図、第４図は
本発明の実施例の構成を示す等価回路の説明図で
あり、図中、３はクロツクパルス源、５は差動増
幅器、２０は正側回路、２１１，２１２は積分容
量（1/2Ｃ＋ Ｉ）、２２１，２２２はMOSトランジス
タ、２３はトランジスタ電源、Ｃ＋ Ｏ〜Ｃ＋ ｏ，ｖO〜
ｖo，Ｃdは分割電極等価回路定数を示す。
Claims (1)
- １ 分割電極形電荷結合素子フイルタにおいて、
前記正負の分割電極をそれぞれＮ群に分ち、各群
の信号出力部に絶縁形電界効果トランジスタを付
加し、該トランジスタを介して各群からの出力信
号を得るようにしたことを特徴とする電荷結合素
子フイルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11963577A JPS5452955A (en) | 1977-10-05 | 1977-10-05 | Charge coupling element filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11963577A JPS5452955A (en) | 1977-10-05 | 1977-10-05 | Charge coupling element filter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5452955A JPS5452955A (en) | 1979-04-25 |
| JPS6112407B2 true JPS6112407B2 (ja) | 1986-04-08 |
Family
ID=14766319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11963577A Granted JPS5452955A (en) | 1977-10-05 | 1977-10-05 | Charge coupling element filter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5452955A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6322813U (ja) * | 1986-07-25 | 1988-02-15 |
-
1977
- 1977-10-05 JP JP11963577A patent/JPS5452955A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6322813U (ja) * | 1986-07-25 | 1988-02-15 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5452955A (en) | 1979-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3254865B2 (ja) | カメラ装置 | |
| US4295055A (en) | Circuit for generating scanning pulses | |
| EP0099583B1 (en) | Charge-coupled device output circuit | |
| US4309624A (en) | Floating gate amplifier method of operation for noise minimization in charge coupled devices | |
| JPH029483B2 (ja) | ||
| EP0096166A2 (en) | Charge coupled device and circuit arrangement for its operation | |
| US4355244A (en) | Device for reading a quantity of electric charges and charge-filter equipped with said device | |
| KR910007841B1 (ko) | 전하전송소자 | |
| US5892251A (en) | Apparatus for transferring electric charges | |
| US4377760A (en) | Device for reading a quantity of electric charge | |
| US4752704A (en) | Noise suppression interface circuit for non-superimposed two-phase timing signal generator | |
| JPS62230052A (ja) | 電荷転送装置 | |
| US4272693A (en) | Analysis circuit for a charge coupled device | |
| JPS60145598A (ja) | 電荷パケツト測定方法 | |
| US4254345A (en) | Output circuit for bucket-brigade devices | |
| JPH0750529A (ja) | チョッパ型差動増幅器 | |
| JPS6340495B2 (ja) | ||
| JPH0375960B2 (ja) | ||
| JP2950387B2 (ja) | 電荷結合装置 | |
| US4293832A (en) | Transversal charge transfer filter | |
| JPS628400A (ja) | コンデンサメモリ回路 | |
| JP2877183B2 (ja) | 電荷転送装置 | |
| JPS63124685A (ja) | 固体撮像装置 | |
| JPH0468789B2 (ja) | ||
| JPS5946424B2 (ja) | 電荷転送素子 |