JPS6112441B2 - - Google Patents
Info
- Publication number
- JPS6112441B2 JPS6112441B2 JP54040882A JP4088279A JPS6112441B2 JP S6112441 B2 JPS6112441 B2 JP S6112441B2 JP 54040882 A JP54040882 A JP 54040882A JP 4088279 A JP4088279 A JP 4088279A JP S6112441 B2 JPS6112441 B2 JP S6112441B2
- Authority
- JP
- Japan
- Prior art keywords
- relay
- failure detection
- chr
- relays
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 48
- 230000004913 activation Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Electric Propulsion And Braking For Vehicles (AREA)
Description
【発明の詳細な説明】
本発明は故障検知リレーを有する自動列車制御
装置（以下、ATC装置と略す。）に関する。
装置（以下、ATC装置と略す。）に関する。
第１図は、例として３重系による２アウト・オ
ブ３を構成したATC装置における、先に発明者
が特願昭52−150453号等で提案した故障検知リレ
ーの強制投入回路を示している。電源投入時にお
けるこの回路の動作について説明する。ATC装
置の電源投入は通常、マスコンハンドル、キース
イツチ、あるいはブレーキ弁の操作によつて行な
われる。図に示すKRは、それらの条件により駆
動するリレーである。電源が投入されると電源投
入リレーKRが動作し、接点KRが閉じられて、故
障検知リレーの強制投入回路へ電源が供給され
る。これによりリセツトリレーRSRが励磁され
る。接点RSRは故障検知リレー回路４〜６を短
絡するから、故障検知リレーCHR1〜３がそれぞ
れ励磁される。その結果、CHR1〜３が自己保持
すると、それらの接点により２系故障検知リレー
CHR0が加圧される。これらリレCHR1〜CHR3、
およびリレーCHR0の動作によつてリレーRSRの
動作時間すなわち強制投入時間が定まる。このリ
セツト時間Trは第２図に示すように短い時間で
ある。一方、電源投入と同時に、各速度照査部１
〜３にも電源が供給され、演算開始状態へと内部
の回路が動作し、リレーBR1〜３を励磁し、故障
検知リレー回路４〜６中の接点BR1〜３によるリ
レー接点回路を形成する。この接点BR1〜３によ
り形成されるリレー接点回路は、次の理由により
リレーRSRによる強制投入完了前に形成されて
いなければならない。すなわち、リレーCHR1〜
３やRSRの動作時間のバラツキ等により、強制
投入時間が接点BR1〜３によるリレー接点回路の
形成時間よりも短い場合には、正常時に自己保持
されているべきリレーCHR1〜３が強制投入完了
と同時に開放されてしまい、故障検知リレー
CHR1〜３はOFFし故障と判定される。すなわ
ち、一旦強制投入されても一定時間後には、シス
テムか切り放されたままという状態に陥いるから
である。従来の回路は以上の点について考慮不足
であつたため、各速度照査部１〜３は正常であつ
ても、リレーシーケンス上でシステムダウンする
系が出る可能性があるという欠点をもつていた。
ブ３を構成したATC装置における、先に発明者
が特願昭52−150453号等で提案した故障検知リレ
ーの強制投入回路を示している。電源投入時にお
けるこの回路の動作について説明する。ATC装
置の電源投入は通常、マスコンハンドル、キース
イツチ、あるいはブレーキ弁の操作によつて行な
われる。図に示すKRは、それらの条件により駆
動するリレーである。電源が投入されると電源投
入リレーKRが動作し、接点KRが閉じられて、故
障検知リレーの強制投入回路へ電源が供給され
る。これによりリセツトリレーRSRが励磁され
る。接点RSRは故障検知リレー回路４〜６を短
絡するから、故障検知リレーCHR1〜３がそれぞ
れ励磁される。その結果、CHR1〜３が自己保持
すると、それらの接点により２系故障検知リレー
CHR0が加圧される。これらリレCHR1〜CHR3、
およびリレーCHR0の動作によつてリレーRSRの
動作時間すなわち強制投入時間が定まる。このリ
セツト時間Trは第２図に示すように短い時間で
ある。一方、電源投入と同時に、各速度照査部１
〜３にも電源が供給され、演算開始状態へと内部
の回路が動作し、リレーBR1〜３を励磁し、故障
検知リレー回路４〜６中の接点BR1〜３によるリ
レー接点回路を形成する。この接点BR1〜３によ
り形成されるリレー接点回路は、次の理由により
リレーRSRによる強制投入完了前に形成されて
いなければならない。すなわち、リレーCHR1〜
３やRSRの動作時間のバラツキ等により、強制
投入時間が接点BR1〜３によるリレー接点回路の
形成時間よりも短い場合には、正常時に自己保持
されているべきリレーCHR1〜３が強制投入完了
と同時に開放されてしまい、故障検知リレー
CHR1〜３はOFFし故障と判定される。すなわ
ち、一旦強制投入されても一定時間後には、シス
テムか切り放されたままという状態に陥いるから
である。従来の回路は以上の点について考慮不足
であつたため、各速度照査部１〜３は正常であつ
ても、リレーシーケンス上でシステムダウンする
系が出る可能性があるという欠点をもつていた。
これを今少し詳しく説明する。
例えば、特開昭52−103108号公報の第２図で説
明された自動列車制御装置（ATC）は、本発明
同様、多重系構成に関するものであるが、具体的
には、図示された構成のままでは実用できない。
明された自動列車制御装置（ATC）は、本発明
同様、多重系構成に関するものであるが、具体的
には、図示された構成のままでは実用できない。
すなわち、故障検知リレーXR1〜XR3はその投
入によつて各系の故障を検知するように構成され
ていることが問題である。実用上、ATCのフエ
イル・セーフを確保する必要性から、故障検知リ
レーは、その釈放で故障を検知するように構成し
なければならない。故障検知リレーの励磁回路自
体の異常で投入不能となつた場合、常に正常と判
定して故障検知機能を失うからである。回路自体
に異常があれば、故障と判定されるように構成し
てはじめて、フエイル・セーフと言える。
入によつて各系の故障を検知するように構成され
ていることが問題である。実用上、ATCのフエ
イル・セーフを確保する必要性から、故障検知リ
レーは、その釈放で故障を検知するように構成し
なければならない。故障検知リレーの励磁回路自
体の異常で投入不能となつた場合、常に正常と判
定して故障検知機能を失うからである。回路自体
に異常があれば、故障と判定されるように構成し
てはじめて、フエイル・セーフと言える。
ここで、フエイル・セーフなATCの故障検知
のためには、各系の故障検知リレーCHR1〜
CHR3は、それらの釈放により故障と判定するよ
うに構成されるのである。
のためには、各系の故障検知リレーCHR1〜
CHR3は、それらの釈放により故障と判定するよ
うに構成されるのである。
また、一旦、故障と判定された系は、その後に
正常とおぼしき動作に戻つたとしても、正常と判
定してはならない。すなわち、釈放した故障検知
リレーは、その後の動作で再び投入されてしまう
ことのないように、各リレーの自己接点CHR1〜
CHR3を、故障検知用の多数決論理回路（接点
BR1〜BR3群で構成）と直列に接続し、一旦、釈
放されると再励磁は不可能としなければならない
のである。
正常とおぼしき動作に戻つたとしても、正常と判
定してはならない。すなわち、釈放した故障検知
リレーは、その後の動作で再び投入されてしまう
ことのないように、各リレーの自己接点CHR1〜
CHR3を、故障検知用の多数決論理回路（接点
BR1〜BR3群で構成）と直列に接続し、一旦、釈
放されると再励磁は不可能としなければならない
のである。
これらの２つの理由から、電源投入時には、こ
れらの故障検知リレーCHR1〜CHR3を、一旦、
強制的に投入する回路を設けなければ、永久に投
入できない。これが、各故障検知用の回路４，５
および６の左側に夫々図示された接点RSRであ
り、電源投入時に投入されるリセツトリレー
RSRにより各故障検知リレーCHR1〜CHR3を強
制的に投入する。
れらの故障検知リレーCHR1〜CHR3を、一旦、
強制的に投入する回路を設けなければ、永久に投
入できない。これが、各故障検知用の回路４，５
および６の左側に夫々図示された接点RSRであ
り、電源投入時に投入されるリセツトリレー
RSRにより各故障検知リレーCHR1〜CHR3を強
制的に投入する。
さて、３系の2out of3でブレーキ指令を出すよ
うに、図示しない出力リレー（前記特願昭52−
150453号の第１図、第２図に示すブレーキ出力リ
レーAFBR６に相当）が構成される。
うに、図示しない出力リレー（前記特願昭52−
150453号の第１図、第２図に示すブレーキ出力リ
レーAFBR６に相当）が構成される。
従つて、ATC全体としても、３系中２系が正
常であれば正常、２系以上が故障であれば異常と
判定する２系故障検出リレーCHR0が設けられ
る。これも、当然ながらその釈放で故障を判定す
る。この２系故障検出リレーCHR0が、２系以上
の故障を検出しない限り、１系が故障であつても
本装置は括かされなければならない。このため、
２系故障検出リレーCHR0が投入（２系は正常と
判定）すると、そのブレーク接点を開放して、リ
セツトリレーRSRを釈放し、本ATC装置の動作
（故障判定も含めた）を可能としなければならな
い。
常であれば正常、２系以上が故障であれば異常と
判定する２系故障検出リレーCHR0が設けられ
る。これも、当然ながらその釈放で故障を判定す
る。この２系故障検出リレーCHR0が、２系以上
の故障を検出しない限り、１系が故障であつても
本装置は括かされなければならない。このため、
２系故障検出リレーCHR0が投入（２系は正常と
判定）すると、そのブレーク接点を開放して、リ
セツトリレーRSRを釈放し、本ATC装置の動作
（故障判定も含めた）を可能としなければならな
い。
ところが、このような構成では、各速度照査部
１〜３が正常であつても、仮に、１および２系に
対し、３系の動作が遅れたとすると、故障検知用
の多数決論理回路６内のメイク接点BR3の投入遅
れにより、故障検出リレーCHR3が自己保持され
ず、釈放されてしまう。そのまま、他の２つの故
障検知リレーCHR1とCHR2のメイク接点の直列
回路を介して、２系故障検出リレーCHR0が投入
され、そのブレーク接点CHR0を開放して、リセ
ツトリレーRSRを釈放する。
１〜３が正常であつても、仮に、１および２系に
対し、３系の動作が遅れたとすると、故障検知用
の多数決論理回路６内のメイク接点BR3の投入遅
れにより、故障検出リレーCHR3が自己保持され
ず、釈放されてしまう。そのまま、他の２つの故
障検知リレーCHR1とCHR2のメイク接点の直列
回路を介して、２系故障検出リレーCHR0が投入
され、そのブレーク接点CHR0を開放して、リセ
ツトリレーRSRを釈放する。
このまま、ATC装置は動作を続けるが、３系
が正常であるにも拘らず、僅かの動作速度のばら
つきがあつたばかりに、３系中の１系が故障と判
定された状態にある。このため、本当に或る１系
が故障すると、３系中の２系が故障したと判定し
て、列車は非常ブレーキにより停車するに至る。
が正常であるにも拘らず、僅かの動作速度のばら
つきがあつたばかりに、３系中の１系が故障と判
定された状態にある。このため、本当に或る１系
が故障すると、３系中の２系が故障したと判定し
て、列車は非常ブレーキにより停車するに至る。
これでは、せつかく多重系構成を採つた意味が
なくなつてしまうのである。
なくなつてしまうのである。
本発明の目的は、以上のような故障検出系をも
つ多重系ATC装置において、この多重系を常に
有効に活用することである。
つ多重系ATC装置において、この多重系を常に
有効に活用することである。
本発明の特徴とするところは、複数の速度照査
部と、これら速度照査部の多数決論理により各速
度照査部の故障検知を行い故障検知時に釈放する
複数の故障検知リレーと、これらの故障検知リレ
ーのうち所定数のリレーの釈放に応動して釈放す
る多系故障検出リレーの投入に応動して釈放され
るリセツトリレーと、このリセツトリレーの投入
に応動して上記複数の故障検知リレーを強制的に
投入する手段と、投入されたこれらの故障検知リ
レーを夫々上記多数決論理回路を通して自己保持
する手段と、上記リセツトリレーを電源投入時に
所定時間だけ強制的に投入する手段とを設けたこ
とである。
部と、これら速度照査部の多数決論理により各速
度照査部の故障検知を行い故障検知時に釈放する
複数の故障検知リレーと、これらの故障検知リレ
ーのうち所定数のリレーの釈放に応動して釈放す
る多系故障検出リレーの投入に応動して釈放され
るリセツトリレーと、このリセツトリレーの投入
に応動して上記複数の故障検知リレーを強制的に
投入する手段と、投入されたこれらの故障検知リ
レーを夫々上記多数決論理回路を通して自己保持
する手段と、上記リセツトリレーを電源投入時に
所定時間だけ強制的に投入する手段とを設けたこ
とである。
すなわち、多重系の各々に対して故障時に釈放
する故障検出リレーを設け、それらが一旦故障検
知後は、再度、正常との判定へ復帰してしまうこ
とがないように、多数決論理による故障判定回路
と直列に自己保持用接点を設けるとともに、これ
を伴つて電源投入時に各系の故障検知リレーを強
制的に確実に投入し、多重系の動作のバラツキに
影響されることなく多重系を常に有効に活用する
のである。
する故障検出リレーを設け、それらが一旦故障検
知後は、再度、正常との判定へ復帰してしまうこ
とがないように、多数決論理による故障判定回路
と直列に自己保持用接点を設けるとともに、これ
を伴つて電源投入時に各系の故障検知リレーを強
制的に確実に投入し、多重系の動作のバラツキに
影響されることなく多重系を常に有効に活用する
のである。
第３図に本発明の一実施例を示す。本回路は、
３個の故障検出リレーCHR3〜HR3と、このリレ
ーCHR1〜CHR3を強制投入するリセツトリレー
RSRと、この上記RSRをオンオフするリレー
CHR0と、リレーRSRの強制投入時間を与えるタ
イムリレーTLRにより構成されている故障検出
およびその強制投入回路を示している。この回路
において、各リレーCHR1〜CHR3，CHR0，
RSR，TLRの時素と接点動作時間を考慮し、電
源投入時Ａと短時間の電源遮断・投入Ｂのリレー
シーケンスを第４図で説明する。（Ａ部の説明）
主幹制御器のハンドル操作によつてATC装置の
電源が投入されると電源投入リレーKRが励磁さ
れ、リレーKRのａ接点は閉じ、ｂ接点は開く。
リレーKRのａ接点が閉じることにより、リセツ
トリレーRSRが励磁され、その接点によつて、
リレーCHR1〜CHR3が励磁されるので、各々の
リレーCHR1〜CHR3の立ち上り動作時間のバラ
ツキをもちながら自己保持回路が作動する。リセ
ツトリレーRSRの励磁時間、すなわち強制投入
時間はタイムリレーTLRの時素回路の時定数に
より定まり、この値は各リレーCHR1〜CHR3の
接点動作時間に対して十分大きな値を設定する。
この値は又、電源投入時における演算開始準備時
間よりも大きく、リレーBR1〜BR3によるリレー
接点回路の初期条件の成立が確実になる値以上に
設定される。従つて、リレーCHR1〜CHR3の自
己保持回路完全に作動することが保証されリレー
BR1〜BR3によるリレー接点回路の初期条件の成
立が保証されるので、強制投入が確実に行なわれ
る。（Ｂ部の説明）ATC装置の電源が遮断される
と各リレーCHR1〜CHR3は、各々の時素回路に
よつて定まる時定数と、接点動作時間とのバラツ
キをもつて釈放されるため、自己保持回路の継続
時間は、これらのバラツキに左右される。しか
し、上述の強制投入時間を確保することによつ
て、電源を再投入したとき、自己保持回路の継続
時間にかかわらず再びリレーCHR1〜CHR3を励
磁して、自己保持回路を作動し、強制投入を行な
うことができる。
３個の故障検出リレーCHR3〜HR3と、このリレ
ーCHR1〜CHR3を強制投入するリセツトリレー
RSRと、この上記RSRをオンオフするリレー
CHR0と、リレーRSRの強制投入時間を与えるタ
イムリレーTLRにより構成されている故障検出
およびその強制投入回路を示している。この回路
において、各リレーCHR1〜CHR3，CHR0，
RSR，TLRの時素と接点動作時間を考慮し、電
源投入時Ａと短時間の電源遮断・投入Ｂのリレー
シーケンスを第４図で説明する。（Ａ部の説明）
主幹制御器のハンドル操作によつてATC装置の
電源が投入されると電源投入リレーKRが励磁さ
れ、リレーKRのａ接点は閉じ、ｂ接点は開く。
リレーKRのａ接点が閉じることにより、リセツ
トリレーRSRが励磁され、その接点によつて、
リレーCHR1〜CHR3が励磁されるので、各々の
リレーCHR1〜CHR3の立ち上り動作時間のバラ
ツキをもちながら自己保持回路が作動する。リセ
ツトリレーRSRの励磁時間、すなわち強制投入
時間はタイムリレーTLRの時素回路の時定数に
より定まり、この値は各リレーCHR1〜CHR3の
接点動作時間に対して十分大きな値を設定する。
この値は又、電源投入時における演算開始準備時
間よりも大きく、リレーBR1〜BR3によるリレー
接点回路の初期条件の成立が確実になる値以上に
設定される。従つて、リレーCHR1〜CHR3の自
己保持回路完全に作動することが保証されリレー
BR1〜BR3によるリレー接点回路の初期条件の成
立が保証されるので、強制投入が確実に行なわれ
る。（Ｂ部の説明）ATC装置の電源が遮断される
と各リレーCHR1〜CHR3は、各々の時素回路に
よつて定まる時定数と、接点動作時間とのバラツ
キをもつて釈放されるため、自己保持回路の継続
時間は、これらのバラツキに左右される。しか
し、上述の強制投入時間を確保することによつ
て、電源を再投入したとき、自己保持回路の継続
時間にかかわらず再びリレーCHR1〜CHR3を励
磁して、自己保持回路を作動し、強制投入を行な
うことができる。
以上のように、タイムリレーTLRを設けるこ
とにより、ATC装置の電源投入時における故障
検出リレーの強制投入を確実に行なうことができ
る。又、本実施例によると、ATC装置の電源の
瞬断再投入を行なつた場合にも強制投入を確実に
することができる。
とにより、ATC装置の電源投入時における故障
検出リレーの強制投入を確実に行なうことができ
る。又、本実施例によると、ATC装置の電源の
瞬断再投入を行なつた場合にも強制投入を確実に
することができる。
リセツトリレーRSRによる強制投入時間を確
保するために、第５図に示すように、タイムリレ
ーTLRとリセツトリレーRSRの自己保持回路を
組み合わせてもよい。
保するために、第５図に示すように、タイムリレ
ーTLRとリセツトリレーRSRの自己保持回路を
組み合わせてもよい。
本発明によれば、多重系ATC装置を常に有効
に活用することができ、それだけ信頼性を向上で
きる。
に活用することができ、それだけ信頼性を向上で
きる。
第１図は先に提案したの自動列車制御装置の例
を示し、第２図は第１図の例による強制投入動作
を示す図、第３図、第４図は本発明の自動列車制
御装置の一実施例を示すもので、第３図は強制投
入回路の構成を示す図、第４図は強制投入動作を
示す図、第５図は他の実施例を示す図である。 １〜３……速度照査部、４〜６……故障検知リ
レー回路、KR……電源投入リレー、RSR……リ
セツトリレ、CHR1〜３……故障検知リレー、
CHR0……２系故障検出リレー、TLR……タイム
リレー。
を示し、第２図は第１図の例による強制投入動作
を示す図、第３図、第４図は本発明の自動列車制
御装置の一実施例を示すもので、第３図は強制投
入回路の構成を示す図、第４図は強制投入動作を
示す図、第５図は他の実施例を示す図である。 １〜３……速度照査部、４〜６……故障検知リ
レー回路、KR……電源投入リレー、RSR……リ
セツトリレ、CHR1〜３……故障検知リレー、
CHR0……２系故障検出リレー、TLR……タイム
リレー。
Claims (1)
- １ 複数の速度照査部と、これら速度照査部の多
数決論理により各速度照査部の故障検知を行い故
障検知時に釈放する複数の故障検知リレーと、こ
れらの故障検知リレーのうち所定数のリレーの釈
放に応動して釈放する多系故障検知リレーと、こ
の多系故障検知リレーの投入に応動して釈放され
るリセツトリレーと、このリセツトリレーの投入
に応動して上記複数の故障検知リレーを強制的に
投入する手段と、投入されたこれらの故障検知リ
レーを夫々上記多数決論理回路を通して自己保持
する手段と、上記リセツトリレーを電源投入時に
所定時間だけ強制的に投入する手段とを設けたこ
とを特徴とする自動列車制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4088279A JPS55133601A (en) | 1979-04-06 | 1979-04-06 | Automatic train controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4088279A JPS55133601A (en) | 1979-04-06 | 1979-04-06 | Automatic train controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55133601A JPS55133601A (en) | 1980-10-17 |
| JPS6112441B2 true JPS6112441B2 (ja) | 1986-04-08 |
Family
ID=12592874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4088279A Granted JPS55133601A (en) | 1979-04-06 | 1979-04-06 | Automatic train controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55133601A (ja) |
-
1979
- 1979-04-06 JP JP4088279A patent/JPS55133601A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55133601A (en) | 1980-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2901258B2 (ja) | デュアル・コンピュータ相互点検システム | |
| CZ195395A3 (en) | Control and regulation of door driven by electromechanical motor | |
| JPH0382661A (ja) | 安全リレー作動回路 | |
| CA2293877A1 (en) | Power switching system | |
| EP0883539B1 (en) | Hydraulic vehicle brake system | |
| CA1300251C (en) | Method and electrical circuit for the reliable detection of process states within freely couplable units | |
| JPS6112441B2 (ja) | ||
| CN112141166B (zh) | 一种动车组安全环路旁路系统 | |
| JPH028477A (ja) | 自動車におけるドア錠装置用の制御装置 | |
| WO2023168935A1 (zh) | 一种适用于城轨地铁车辆故障导向安全的警惕控制电路 | |
| US3794845A (en) | Electrical control system | |
| AU703531B2 (en) | Non-vital turn off of vital output circuit | |
| JPS60213195A (ja) | 遠方監視制御装置 | |
| JPH0674037B2 (ja) | 電気車用ブレ−キ制御装置 | |
| SU1275620A2 (ru) | Устройство дл защитного отключени в сети переменного тока | |
| SU1656606A2 (ru) | Устройство дл проверки исправности аппаратуры дискретной автоматики | |
| SU1076999A1 (ru) | Устройство дл защитного отключени в сети переменного тока | |
| JPS5915232Y2 (ja) | 選択操作装置 | |
| JPH0373210B2 (ja) | ||
| SU1348924A1 (ru) | Устройство дл проверки блоков дискретной автоматики | |
| JPS6035312Y2 (ja) | 記憶制御回路 | |
| JPS5813640Y2 (ja) | 多重化装置の切替装置 | |
| JPS6145241B2 (ja) | ||
| JPWO2024018578A5 (ja) | ||
| SU1259384A1 (ru) | Устройство дл автоматического повторного включени высоковольтного выключател |