JPS61127055A - 入出力制御装置 - Google Patents
入出力制御装置Info
- Publication number
- JPS61127055A JPS61127055A JP25013284A JP25013284A JPS61127055A JP S61127055 A JPS61127055 A JP S61127055A JP 25013284 A JP25013284 A JP 25013284A JP 25013284 A JP25013284 A JP 25013284A JP S61127055 A JPS61127055 A JP S61127055A
- Authority
- JP
- Japan
- Prior art keywords
- counters
- level
- input
- interrupt
- interruption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（Ａ）産業上の利用分野
本発明は、入出力制御装置、特に２例えばディスク・メ
モリの如く周期的に検出されるインデックスを基準とし
て所望するタイミングの下で処理要求割込みを発生する
下位装置が複数台接続される入出力制御装置において、
いずれか１つの下位装置が周期的に発生する処理要求割
込みによって。
モリの如く周期的に検出されるインデックスを基準とし
て所望するタイミングの下で処理要求割込みを発生する
下位装置が複数台接続される入出力制御装置において、
いずれか１つの下位装置が周期的に発生する処理要求割
込みによって。
他の下位装置からの処理要求割込みが非所望に受付けら
れない事態が生じるのを防止した入出力制御装置に関す
るものである。
れない事態が生じるのを防止した入出力制御装置に関す
るものである。
（８）従来の技術と発明が解決しようとする問題点従来
からディス７・メモリを制御する入出力系は。
からディス７・メモリを制御する入出力系は。
第２図図示の如き構成が採用されている。
第２図において、■はディスク制御装置、２゜２′は夫
々ディスク制御装置アダプタ、３はホスト処理装置、４
−０．４−１は夫々ディスク・デバイスであってアダプ
タ２に接続されているもの。
々ディスク制御装置アダプタ、３はホスト処理装置、４
−０．４−１は夫々ディスク・デバイスであってアダプ
タ２に接続されているもの。
４’−０，４’−１は夫々ディスク・デバイスであって
アダプタ２′に接続されているものを表している。
アダプタ２′に接続されているものを表している。
第２図図示の如き入出力系においては、ディスク・デバ
イスにおいては、第３図図示の如く１回転に１度現れる
インデックスを基準として所望するセクタを検出するよ
うにされている。このために、複数個のディスク・デバ
イス４−０と４−１とが同一入出力バス上に接続されて
いる場合に。
イスにおいては、第３図図示の如く１回転に１度現れる
インデックスを基準として所望するセクタを検出するよ
うにされている。このために、複数個のディスク・デバ
イス４−０と４−１とが同一入出力バス上に接続されて
いる場合に。
次の如き事態が生じることがある。
即ち、第３図図示上段に示す如く１例えばデバイス４−
０において、「要求」■がインデックスが検出される直
前に存在し、当該要求に対応したセクタがインデックス
が検出された直後に検出されて「完了割込み（本発明に
いう処理要求割込み）」■が発せられ、当該割込みにも
とづいて「処理」■が実行され、当該処理が終了すると
直ちに再度［要求」■が存在する如き状態があるとする
。
０において、「要求」■がインデックスが検出される直
前に存在し、当該要求に対応したセクタがインデックス
が検出された直後に検出されて「完了割込み（本発明に
いう処理要求割込み）」■が発せられ、当該割込みにも
とづいて「処理」■が実行され、当該処理が終了すると
直ちに再度［要求」■が存在する如き状態があるとする
。
このような状況の下でデバイス４−０に対して処理が行
われていると、第３図図示下段に示す如く。
われていると、第３図図示下段に示す如く。
デバイス４−０側で、存在する要求（図示せず）に対応
して図示「完了割込み」■が発せられても。
して図示「完了割込み」■が発せられても。
当該割込みが幾周期にもわたって受付けられないことが
生じる。このような非所望な事態が生じた場合には、デ
バイス４−１側の処理を早期に実行できるようにする対
策を講じる必要がある。
生じる。このような非所望な事態が生じた場合には、デ
バイス４−１側の処理を早期に実行できるようにする対
策を講じる必要がある。
（Ｃ）問題点を解決するための手段
本発明は、この点を簡単な構成でかつ既存の入出力制御
装置の機能に大きい改変を加えることなく解決すること
を目的としており、幾周期にもわたって割込みが受付け
られない如き事態が生じたとき、他の下位装置からの処
理要求割込みが入出力制御装置にとって見えないように
し、所望の下位装置からの処理要求割込みが受付けられ
るようにした入出力制御装置を提供している。そしてそ
のため９本発明の入出力制御装置は、＠返し発生する事
象を基準としたタイミングにおいて処理要求割込みを発
生した上で当該割込みに対応した処理が実行される下位
装置を複数台接続してなり。
装置の機能に大きい改変を加えることなく解決すること
を目的としており、幾周期にもわたって割込みが受付け
られない如き事態が生じたとき、他の下位装置からの処
理要求割込みが入出力制御装置にとって見えないように
し、所望の下位装置からの処理要求割込みが受付けられ
るようにした入出力制御装置を提供している。そしてそ
のため９本発明の入出力制御装置は、＠返し発生する事
象を基準としたタイミングにおいて処理要求割込みを発
生した上で当該割込みに対応した処理が実行される下位
装置を複数台接続してなり。
上記個々の下位装置からの上位割込みを受付けて当該下
位装置に対して上記処理を実行せしめる入出力制御装置
において、上記複数台の下位装置に対応した形で複数個
のカウンタをもうけて上記処理を実行した下位装置以外
の下位装置に対応するカウンタの値を更新するよう構成
すると共に、当該個々のカウンタの値が少なくとも予め
定めた期間内において予め定めた値に達したとき当該カ
ウンタに対応する下位装置以外の下位装置からの上記処
理要求割込みをマスクする構成をもうけたことを特徴と
いる。以下図面を参照しつつ説明する。
位装置に対して上記処理を実行せしめる入出力制御装置
において、上記複数台の下位装置に対応した形で複数個
のカウンタをもうけて上記処理を実行した下位装置以外
の下位装置に対応するカウンタの値を更新するよう構成
すると共に、当該個々のカウンタの値が少なくとも予め
定めた期間内において予め定めた値に達したとき当該カ
ウンタに対応する下位装置以外の下位装置からの上記処
理要求割込みをマスクする構成をもうけたことを特徴と
いる。以下図面を参照しつつ説明する。
（Ｄ）実施例
第１図は本発明の入出力制御装置における一実施例要部
構成を示している。図中の符号１１−０ないし１１−３
は夫々カウンタであって当該入出力制御装置が４台の下
位装置を制御し得るものとして４個のカウンタを用意し
ている。また１２は。
構成を示している。図中の符号１１−０ないし１１−３
は夫々カウンタであって当該入出力制御装置が４台の下
位装置を制御し得るものとして４個のカウンタを用意し
ている。また１２は。
加算器であって、４台の下位装置の夫々からのサービス
完了信号（第３図図示の処理■の終了に対応する信号）
が入力されたとき、当該サービス完了信号が上げられて
きた下位装置以外の下位装置に対して１例えば＃０下下
装置からサービス完了信号が上げられてきたとすると＃
ｌ下位装置ないし＃３下位装置に対して＋１信号を発す
るよう構成されている。１３は従来から存在する割込み
検出回路であって、４台の下位装置の夫々から上げられ
て（る完了割込み（第３図図示の割込み■や■であって
本発明にいう処理要求割込み）を検出するものである。
完了信号（第３図図示の処理■の終了に対応する信号）
が入力されたとき、当該サービス完了信号が上げられて
きた下位装置以外の下位装置に対して１例えば＃０下下
装置からサービス完了信号が上げられてきたとすると＃
ｌ下位装置ないし＃３下位装置に対して＋１信号を発す
るよう構成されている。１３は従来から存在する割込み
検出回路であって、４台の下位装置の夫々から上げられ
て（る完了割込み（第３図図示の割込み■や■であって
本発明にいう処理要求割込み）を検出するものである。
ただし、第３図を参照して述べた如＜、１つの下位装置
が処理実行中に上げられてきた割込みは無視される。１
４は割込みマスク制御部であって、カウンタのうちの少
なくとも１つ例えば１１−１から所定値に達したことを
指示するキャリ （＃１キャ曹月が入力されたとき、＃
１下位装置以外の下位装置から上げられてくるかも知れ
ない図示完了割込みに対してマスクをかけ。
が処理実行中に上げられてきた割込みは無視される。１
４は割込みマスク制御部であって、カウンタのうちの少
なくとも１つ例えば１１−１から所定値に達したことを
指示するキャリ （＃１キャ曹月が入力されたとき、＃
１下位装置以外の下位装置から上げられてくるかも知れ
ない図示完了割込みに対してマスクをかけ。
当該完了割込みが割込み検出回路１３に見えないように
するｆＩｈきをもっている。換言すれば、上記＃１下位
装置からの完了割込みのみが割込み検出回路１３に見え
るようにする。
するｆＩｈきをもっている。換言すれば、上記＃１下位
装置からの完了割込みのみが割込み検出回路１３に見え
るようにする。
初期状態において、各カウンタ１１−Ｏないし１１−３
はりセントされてカウント開始状態に置かれる。そして
、第３図を参照して説明した如く。
はりセントされてカウント開始状態に置かれる。そして
、第３図を参照して説明した如く。
各下位装置からはランダムに完了割込みが上げられてき
て、当該割込みが割込み検出回路１３をへて受付けられ
ると、即ち例えば＃Ｏ下位装置からの割込みが受付けら
れろ乙、第３図図示の如く処理が実行される。そして、
当該処理が純了すると。
て、当該割込みが割込み検出回路１３をへて受付けられ
ると、即ち例えば＃Ｏ下位装置からの割込みが受付けら
れろ乙、第３図図示の如く処理が実行される。そして、
当該処理が純了すると。
第１図図示の加算器１２に対して＃０下下装置に対応し
てサービス完了信号が入力される。この結果、加算器１
２は、カウンタ１１−１と１１−２と１１−３とに対し
てカウンタの内容を＋１する。
てサービス完了信号が入力される。この結果、加算器１
２は、カウンタ１１−１と１１−２と１１−３とに対し
てカウンタの内容を＋１する。
第３図を参照して説明した場合を例にとれば、カウンタ
１１−１ないし１１−３の内容が歩進されてゆく。今＃
２下位装置や＃３下位装置が動作していないか所定期間
中に完了割込みを発生しているとすると、カウンタ１１
−２や１１−３はリセットされるために、カウンタ１１
−２や１１−３の内容は大きい値に歩進されることはな
い。しかし、カウンタ１１−１の内容は歩進されてゆき
。
１１−１ないし１１−３の内容が歩進されてゆく。今＃
２下位装置や＃３下位装置が動作していないか所定期間
中に完了割込みを発生しているとすると、カウンタ１１
−２や１１−３はリセットされるために、カウンタ１１
−２や１１−３の内容は大きい値に歩進されることはな
い。しかし、カウンタ１１−１の内容は歩進されてゆき
。
所定値に達すると＃１キャリを発することとなる。
これに対応して１割込みマスク制御部１４が発動して、
＃０下下装置と＃２下位装置と＃３下位装置からの完了
割込みをマスクする。即ち＃１下位装置からの完了割込
みマスクが割込み検出回路１３によって検出され得るよ
うにする。
＃０下下装置と＃２下位装置と＃３下位装置からの完了
割込みをマスクする。即ち＃１下位装置からの完了割込
みマスクが割込み検出回路１３によって検出され得るよ
うにする。
（Ｅ）発明の詳細
な説明した如（３本発明によれば、下位装置から上げら
れてくる処理要求割込みを検出して受付ける既存の機能
に改変を加えることなく、所望の下位装置からの処理要
求割込みのみを検出できるようにしている。このために
、成る下位装置に対する処理が非所望に待たされること
が簡単な構成を付加するだけで防止される。
れてくる処理要求割込みを検出して受付ける既存の機能
に改変を加えることなく、所望の下位装置からの処理要
求割込みのみを検出できるようにしている。このために
、成る下位装置に対する処理が非所望に待たされること
が簡単な構成を付加するだけで防止される。
第１図は本発明の入出力制御装置における一実施例要部
構成、第２図は入出力系の一例を表す構成図、第３図は
従来の問題点を説明する説明図を示す。 図中、１は入出力制御装置、２は入出力制御装置アダプ
タ、３はホスト処理装置、４は下位装置。 １１はカウンタ、１２は加算器、１３は割込み検出回路
、１４は割込みマスク制御部を表す。
構成、第２図は入出力系の一例を表す構成図、第３図は
従来の問題点を説明する説明図を示す。 図中、１は入出力制御装置、２は入出力制御装置アダプ
タ、３はホスト処理装置、４は下位装置。 １１はカウンタ、１２は加算器、１３は割込み検出回路
、１４は割込みマスク制御部を表す。
Claims (1)
- 繰返し発生する事象を基準としたタイミングにおいて処
理要求割込みを発生した上で当該割込みに対応した処理
が実行される下位装置を複数台接続してなり、上記個々
の下位装置からの上位割込みを受付けて当該下位装置に
対して上記処理を実行せしめる入出力制御装置において
、上記複数台の下位装置に対応した形で複数個のカウン
タをもうけて上記処理を実行した下位装置以外の下位装
置に対応するカウンタの値を更新するよう構成すると共
に、当該個々のカウンタの値が少なくとも予め定めた期
間内において予め定めた値に達したとき当該カウンタに
対応する下位装置以外の下位装置からの上記処理要求割
込みをマスクする構成をもうけたことを特徴とする入出
力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25013284A JPS61127055A (ja) | 1984-11-27 | 1984-11-27 | 入出力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25013284A JPS61127055A (ja) | 1984-11-27 | 1984-11-27 | 入出力制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61127055A true JPS61127055A (ja) | 1986-06-14 |
Family
ID=17203303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25013284A Pending JPS61127055A (ja) | 1984-11-27 | 1984-11-27 | 入出力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61127055A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0756849A (ja) * | 1993-08-13 | 1995-03-03 | Nec Corp | バス調停方式 |
-
1984
- 1984-11-27 JP JP25013284A patent/JPS61127055A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0756849A (ja) * | 1993-08-13 | 1995-03-03 | Nec Corp | バス調停方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61163447A (ja) | 非作動状態検出装置 | |
| JPS61127055A (ja) | 入出力制御装置 | |
| JPH1153201A (ja) | 複数の割込みを処理する方法及び装置 | |
| US6023743A (en) | System and method for arbitrating interrupts on a daisy chained architected bus | |
| JPH10207718A (ja) | 割込み処理装置及び処理方法 | |
| JPS59135557A (ja) | 情報処理装置 | |
| JPS6051141B2 (ja) | プログラム暴走検出方式 | |
| JPH05210515A (ja) | 命令の割込み優先処理装置 | |
| JPH05257748A (ja) | マイクロプロセッサ装置 | |
| JPS62286151A (ja) | 入出力処理装置 | |
| JPH0358139A (ja) | 割込み受付け回路 | |
| JPS6220013A (ja) | マイクロコンピユ−タ応用機器の電源切断装置 | |
| JPS595332A (ja) | 磁気デイスク・サブシステムにおける割込優先方式 | |
| JPS58107932A (ja) | 共通バス障害チエツク方式 | |
| JPH04102154A (ja) | 情報処理装置 | |
| JPH02299032A (ja) | 割込処理制御方式 | |
| JPH01290041A (ja) | 割込み制御回路 | |
| JPS6225318A (ja) | パス自動閉塞方式 | |
| JPS61136115A (ja) | マイクロコンピユ−タシステムの基本クロツク発生回路 | |
| JPS6186857A (ja) | 入出力制御方式 | |
| JPS63280345A (ja) | プログラム異常検出方法 | |
| JPH01144146A (ja) | 入出力処理装置 | |
| JP2000267863A (ja) | 割込み制御回路 | |
| JPH01321541A (ja) | 時分割ｄｍａ制御方式 | |
| JPH10161887A (ja) | 割込み信号同期化方法及び割込み信号同期化装置 |